第1章 集成電路測(cè)試概述
1.1 引言
1.1.1 集成電路測(cè)試的定義
1.1.2 集成電路測(cè)試的基本原理
1.1.3 集成電路測(cè)試的意義與作用
1.2 集成電路測(cè)試的主要環(huán)節(jié)
1.2.1 測(cè)試方案制定
1.2.2 測(cè)試接口板設(shè)計(jì)
1.2.3 開(kāi)發(fā)測(cè)試程序
1.2.4 分析測(cè)試數(shù)據(jù)
1.3 集成電路測(cè)試的分類、行業(yè)現(xiàn)狀及發(fā)展趨勢(shì)
1.3.1 集成電路測(cè)試的分類
1.3.2 集成電路測(cè)試行業(yè)現(xiàn)狀及發(fā)展趨勢(shì)
1.4 集成電路測(cè)試面臨的挑戰(zhàn)
1.4.1 行業(yè)發(fā)展挑戰(zhàn)
1.4.2 測(cè)試技術(shù)挑戰(zhàn)
第2章 數(shù)字集成電路測(cè)試技術(shù)
2.1 數(shù)字集成電路測(cè)試技術(shù)概述
2.2 通用數(shù)字電路與ASIC測(cè)試技術(shù)
2.3 通用數(shù)字電路常見(jiàn)可測(cè)試性設(shè)計(jì)技術(shù)
2.3.1 內(nèi)建自測(cè)試技術(shù)
2.3.2 掃描設(shè)計(jì)測(cè)試技術(shù)
2.4 存儲(chǔ)器測(cè)試技術(shù)
2.4.1 存儲(chǔ)器的故障模式和故障模型
2.4.2 存儲(chǔ)器測(cè)試方法
2.5 數(shù)字信號(hào)處理器測(cè)試技術(shù)
2.5.1 功能模塊的測(cè)試算法
2.5.2 指令測(cè)試方法
2.5.3 測(cè)試內(nèi)容
2.5.4 測(cè)試向量生成方法
2.6 微處理器測(cè)試技術(shù)
2.6.1 微處理器測(cè)試內(nèi)容
2.6.2 微處理器測(cè)試方法
2.7 可編程器件測(cè)試技術(shù)
2.7.1 常用可編程器件概述
2.7.2 可編程器件測(cè)試方法
第3章 模擬集成電路測(cè)試技術(shù)
3.1 模擬集成電路測(cè)試技術(shù)概述
3.2 通用模擬電路測(cè)試技術(shù)
3.3 放大器測(cè)試技術(shù)
3.3.1 集成運(yùn)算放大器的測(cè)試方法
3.3.2 集成運(yùn)算放大器的參數(shù)測(cè)量
3.4 轉(zhuǎn)換電路測(cè)試技術(shù)
3.4.1 電平轉(zhuǎn)換器（LDO）
3.4.2 電壓-頻率轉(zhuǎn)換器
3.5 模擬開(kāi)關(guān)測(cè)試技術(shù)
3.6 DC-DC變換器測(cè)試技術(shù)
第4章 數(shù)模混合集成電路測(cè)試技術(shù)
4.1 數(shù)�；旌霞�成電路測(cè)試技術(shù)概述
4.2 基于DSP的測(cè)試技術(shù)
4.2.1 基于DSP的測(cè)試技術(shù)和傳統(tǒng)模擬測(cè)試技術(shù)的比較
4.2.2 基于DSP的測(cè)試方法
4.2.3 采樣原理
4.2.4 相干采樣技術(shù)
4.3 模數(shù)（A/D）轉(zhuǎn)換器測(cè)試技術(shù)
4.3.1 A/D轉(zhuǎn)換器靜態(tài)參數(shù)及其測(cè)試方法
4.3.2 A/D轉(zhuǎn)換器動(dòng)態(tài)參數(shù)及其測(cè)試方法
4.4 數(shù)模（D/A）轉(zhuǎn)換器測(cè)試技術(shù)
4.4.1 D/A轉(zhuǎn)換器靜態(tài)參數(shù)及其測(cè)試方法
4.4.2 D/A轉(zhuǎn)換器動(dòng)態(tài)參數(shù)及其測(cè)試方法
第5章 射頻電路測(cè)試技術(shù)
5.1 射頻電路測(cè)試技術(shù)概述
5.2 射頻前置放大器測(cè)試技術(shù)
5.2.1 射頻前置放大器介紹
5.2.2 射頻前置放大器參數(shù)及其測(cè)試方法
5.3 射頻混頻器測(cè)試技術(shù)
5.3.1 射頻混頻器介紹
5.3.2 射頻混頻器參數(shù)及其測(cè)試方法
5.4 射頻濾波器測(cè)試技術(shù)
5.4.1 射頻濾波器介紹
5.4.2 射頻濾波器參數(shù)及其測(cè)試方法
5.5 射頻功率放大器測(cè)試技術(shù)
5.5.1 射頻功率放大器介紹
5.5.2 射頻功率放大器參數(shù)及其測(cè)試方法
第6章 SoC及其他典型電路測(cè)試技術(shù)
6.1 SoC測(cè)試技術(shù)概述
6.2 SoC測(cè)試主要難點(diǎn)
6.2.1 SoC故障機(jī)理與故障模型
6.2.2 SoC測(cè)試難點(diǎn)分析
6.3 SoC測(cè)試關(guān)鍵技術(shù)
6.3.1 基本測(cè)試結(jié)構(gòu)
6.3.2 測(cè)試環(huán)設(shè)計(jì)
6.3.3 IP核測(cè)試時(shí)間分析
6.3.4 SoC測(cè)試優(yōu)化技術(shù)
6.4 其他典型器件測(cè)試技術(shù)概述
6.4.1 SIP測(cè)試技術(shù)
6.4.2 MEMS測(cè)試技術(shù)
第7章 集成電路設(shè)計(jì)與測(cè)試的鏈接技術(shù)
7.1 集成電路設(shè)計(jì)與測(cè)試的鏈接技術(shù)概述
7.2 設(shè)計(jì)與測(cè)試鏈接面臨的問(wèn)題
7.3 可測(cè)試性設(shè)計(jì)技術(shù)
7.3.1 可測(cè)試性設(shè)計(jì)原理
7.3.2 可測(cè)試性設(shè)計(jì)關(guān)鍵問(wèn)題
7.4 設(shè)計(jì)驗(yàn)證技術(shù)
7.4.1 模擬驗(yàn)證
7.4.2 形式驗(yàn)證
7.4.3 斷言驗(yàn)證
7.5 常用測(cè)試向量格式及轉(zhuǎn)換工具
7.5.1 常用仿真向量格式
7.5.2 常用的測(cè)試向量轉(zhuǎn)換工具
第8章 測(cè)試接口板設(shè)計(jì)技術(shù)
8.1 測(cè)試接口板概述
8.1.1 測(cè)試接口板基礎(chǔ)
8.1.2 測(cè)試接口板設(shè)計(jì)的重要性
8.2 測(cè)試接口板的設(shè)計(jì)與制造
8.2.1 測(cè)試接口板的設(shè)計(jì)流程簡(jiǎn)介
8.2.2 通用DIB設(shè)計(jì)原則
8.2.3 專用DIB設(shè)計(jì)原則
8.2.4 DIB的材料選擇
8.3 測(cè)試夾具的選擇
8.4 信號(hào)完整性設(shè)計(jì)技術(shù)
8.4.1 傳輸線簡(jiǎn)介
8.4.2 反射
8.4.3 串?dāng)_
8.5 電源完整性設(shè)計(jì)
8.6 測(cè)試接口板的可靠性設(shè)計(jì)
8.6.1 元器件選型
8.6.2 電磁兼容性設(shè)計(jì)
8.6.3 DIB的尺寸與器件的布置
8.6.4 熱設(shè)計(jì)
第9章 集成電路測(cè)試設(shè)備
9.1 數(shù)字集成電路測(cè)試系統(tǒng)
9.1.1 數(shù)字集成電路測(cè)試系統(tǒng)概述
9.1.2 數(shù)字SSI/MSI測(cè)試系統(tǒng)
9.1.3 數(shù)字大規(guī)模集成電路自動(dòng)測(cè)試系統(tǒng)架構(gòu)
9.2 模擬集成電路測(cè)試系統(tǒng)
9.3 數(shù)�；旌霞�成電路測(cè)試系統(tǒng)
9.3.1 數(shù)�；旌霞�成電路測(cè)試系統(tǒng)的結(jié)構(gòu)
9.3.2 數(shù)�；旌霞�成電路測(cè)試系統(tǒng)的體系
9.3.3 數(shù)模混合集成電路測(cè)試系統(tǒng)實(shí)例
9.4 存儲(chǔ)器測(cè)試系統(tǒng)
9.4.1 系統(tǒng)測(cè)試總體結(jié)構(gòu)
9.4.2 存儲(chǔ)器測(cè)試系統(tǒng)測(cè)試圖形算法的生成
9.5 基于標(biāo)準(zhǔn)總線的集成電路測(cè)試系統(tǒng)
9.5.1 系統(tǒng)應(yīng)用概述
9.5.2 虛擬儀器應(yīng)用
9.5.3 基于標(biāo)準(zhǔn)總線的通用集成電路測(cè)試系統(tǒng)案例
9.6 可靠性相關(guān)測(cè)試設(shè)備
9.6.1 分選機(jī)
9.6.2 探針臺(tái)
第10章 智能測(cè)試
10.1 測(cè)試大數(shù)據(jù)
10.1.1 以“數(shù)據(jù)”為核心的產(chǎn)業(yè)趨勢(shì)
10.1.2 測(cè)試數(shù)據(jù)類型
10.1.3 測(cè)試大數(shù)據(jù)分析及挖掘
10.2 測(cè)試數(shù)據(jù)分析方法及工具軟件
10.2.1 測(cè)試數(shù)據(jù)分析方法
10.2.2 測(cè)試數(shù)據(jù)分析工具軟件
10.3 云測(cè)試
10.3.1 遠(yuǎn)程實(shí)時(shí)控制
10.3.2 自適應(yīng)測(cè)試
10.4 未來(lái)的測(cè)試
10.4.1 汽車電子測(cè)試
10.4.2 系統(tǒng)級(jí)封裝測(cè)試
附錄A 集成電路測(cè)試實(shí)驗(yàn)
A.1 實(shí)驗(yàn)?zāi)康?br> A.2 實(shí)驗(yàn)內(nèi)容及步驟
A.3 測(cè)試平臺(tái)介紹
A.4 待測(cè)芯片介紹及測(cè)試項(xiàng)提取
A.4.1 待測(cè)芯片介紹
A.4.2 測(cè)試項(xiàng)提取
A.5 測(cè)試程序開(kāi)發(fā)
A.5.1 測(cè)試程序開(kāi)發(fā)流程
A.5.2 測(cè)試程序開(kāi)發(fā)步驟
參考文獻(xiàn)