本書系統(tǒng)介紹了常用集成電路測(cè)試的原理、方法和技術(shù)，范圍涵蓋了數(shù)字集成電路、模擬集成電路、SOC器件、數(shù)字/模擬混合集成電路、電源模塊、集成電路測(cè)試系統(tǒng)、測(cè)試接口板設(shè)計(jì)等方面。
第1章 集成電路測(cè)試概述
1.1 集成電路測(cè)試的定義
1.2 集成電路測(cè)試的基本原理
1.3 集成電路故障與測(cè)試
1.4 集成電路測(cè)試的過程
1.5 集成電路測(cè)試的分類
1.6 集成電路測(cè)試的意義與作用
1.7 半導(dǎo)體技術(shù)的發(fā)展對(duì)測(cè)試的影響
第2章 數(shù)字集成電路測(cè)試技術(shù)
2.1 概述
2.2 典型的數(shù)字集成電路測(cè)試順序
2.3 數(shù)字集成電路測(cè)試的特殊要求
2.4 直流參數(shù)測(cè)試
2.5 交流參數(shù)測(cè)試
2.6 功能測(cè)試
第3章 半導(dǎo)體存儲(chǔ)器測(cè)試技術(shù)
3.1 存儲(chǔ)器的組成及結(jié)構(gòu)
3.2 存儲(chǔ)器的失效模式和失效機(jī)理
3.3 存儲(chǔ)器的故障模型及驗(yàn)證方法
3.4 圖形算法在存儲(chǔ)器測(cè)試中的作用
3.5 存儲(chǔ)器的測(cè)試項(xiàng)目
3.6 內(nèi)建自測(cè)試在存儲(chǔ)器測(cè)試中的應(yīng)用
3.7 存儲(chǔ)器測(cè)試需要注意的問題
第4章 模擬集成電路測(cè)試技術(shù)
4.1 概述
4.2 模擬集成運(yùn)算放大器測(cè)試技術(shù)
4.3 模擬集成比較器測(cè)試技術(shù)
4.4 影響運(yùn)算放大器閉環(huán)參數(shù)測(cè)試精度的原因分析
4.5 集成穩(wěn)壓器測(cè)試技術(shù)
4.6 模擬開關(guān)集成電路測(cè)試技術(shù)
第5章 數(shù)�；旌霞呻娐窚y(cè)試技術(shù)
5.1 概述
5.2 ADC、DAC測(cè)試的必要性
5.3 測(cè)試方法
5.4 基于DSP的測(cè)試技術(shù)
5.5 DAC測(cè)試技術(shù)
5.6 ADC測(cè)試技術(shù)
5.7 數(shù)�；旌霞呻娐窚y(cè)試參數(shù)分析
5.8 DA 和AD 測(cè)試相關(guān)誤差分析
第6章 DSP在混合電路測(cè)試中的應(yīng)用
6.1 DSP概述
6.2 DSP測(cè)試基礎(chǔ)
6.3 基于DSP的測(cè)試優(yōu)點(diǎn)
6.4 基于DSP的功能測(cè)試
6.5 基于DSP的動(dòng)態(tài)參數(shù)測(cè)試
6.6 混合信號(hào)電路對(duì)基于DSP的測(cè)試系統(tǒng)的要求
第7章 SOC測(cè)試技術(shù)
7.1 前言
7.2 SOC芯片對(duì)測(cè)試的要求
7.3 SOC中混合信號(hào)測(cè)試
7.4 SOC混合信號(hào)測(cè)試的發(fā)展方向
第8章IVDQ測(cè)試
8.1 引言
8.2 IDDQ測(cè)試檢測(cè)的故障
8.3 IDDQ測(cè)試方法
8.4 IDDQ測(cè)試的局限性
8.5 △IDDQ測(cè)試
8.6 IDDQ內(nèi)建電流測(cè)試
8.7 IDDQ可測(cè)試性設(shè)計(jì)
8.8 小結(jié)
第9章 DC-DC參數(shù)測(cè)試方法
0章 集成電路測(cè)試系統(tǒng)
1章 設(shè)計(jì)到測(cè)試的鏈接
2章 測(cè)試接口板DIB設(shè)計(jì)技術(shù)
參考文獻(xiàn)
書單推薦
