原書前言

時(shí)序(Timing)，時(shí)序，時(shí)序!這是數(shù)字電路工程師在設(shè)計(jì)一塊半導(dǎo)體芯片時(shí)最需要關(guān)注的部分。時(shí)序是什么，它是怎么被描述的，它是怎么被驗(yàn)證(Verify)的?一個(gè)大型數(shù)字設(shè)計(jì)的設(shè)計(jì)團(tuán)隊(duì)可能會(huì)花費(fèi)數(shù)月來(lái)設(shè)計(jì)架構(gòu)，進(jìn)行迭代，以達(dá)到要求的時(shí)序目標(biāo)。除了功能驗(yàn)證外，時(shí)序收斂(Timing Closure)也是一個(gè)里程碑，它決定了一塊芯片什么時(shí)候可以被交付給半導(dǎo)體工廠(Foundry)生產(chǎn)。本書介紹了如何用STA(Static Timing Analysis，靜態(tài)時(shí)序分析)為納米級(jí)芯片進(jìn)行時(shí)序驗(yàn)證。

本書的內(nèi)容來(lái)源于我們?cè)趶?fù)雜納米級(jí)芯片時(shí)序驗(yàn)證方面多年的工作經(jīng)驗(yàn)。我們咨詢了很多工程師，嘗試去了解STA的各個(gè)方面以及相應(yīng)的背景。不幸的是，現(xiàn)在沒(méi)有一本書可以讓工程師馬上了解STA的具體細(xì)節(jié)。芯片工程師缺少時(shí)序相關(guān)的參考指南，就是那種涵蓋從基礎(chǔ)知識(shí)到先進(jìn)時(shí)序驗(yàn)證方法的資料。

本書的目的是為STA領(lǐng)域的初學(xué)者以及資深工程師提供一本參考書。本書既介紹了根本的理論背景，也深入介紹了如何用STA進(jìn)行時(shí)序驗(yàn)證。本書涵蓋的知識(shí)點(diǎn)包括：?jiǎn)卧獣r(shí)序(Cell Timing)、互連線(Interconnect)、時(shí)序計(jì)算(Timing Calculation)以及串?dāng)_(Crosstalk)，這些都能影響納米級(jí)芯片的時(shí)序。本書介紹了時(shí)序信息是如何存儲(chǔ)在單元庫(kù)(Cell Libraries)中的，這些庫(kù)又是如何被綜合工具(Synthesis Tools)和 STA工具用來(lái)計(jì)算和驗(yàn)證時(shí)序的。

本書所講述的主題包括了CMOS(Complementary Metal Oxide Semiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)邏輯門(Logic Gates)、單元庫(kù)(Cell Library)、時(shí)序弧(Timing Arcs)、波形轉(zhuǎn)換率(Waveform Slew)、單元電容(Cell Capacitance)、時(shí)序模型(Timing Modeling)、互連線寄生參數(shù)(Interconnect Parasitic)及耦合效應(yīng)(Coupling)、布局前后(Pre-Layout and Post-Layout)的互連線模型、延遲計(jì)算(Delay Calculation)、用來(lái)分析內(nèi)部時(shí)序路徑和IO(Input/Output，輸入輸出)接口的時(shí)序約束規(guī)范(Specification)，還包括了先進(jìn)模型的概念，比如CCS(Composite Current Source，復(fù)合電流源)時(shí)序和噪聲模型，包括動(dòng)態(tài)功耗和漏電功耗的功耗模型，以及串?dāng)_效應(yīng)對(duì)時(shí)序和噪聲的影響。

STA從簡(jiǎn)單塊(Block)的驗(yàn)證開始，這對(duì)剛進(jìn)入本領(lǐng)域的新人很有用。然后會(huì)涉及復(fù)雜納米級(jí)設(shè)計(jì)所用到的概念，比如OCV(On-Chip Variation，片上變化)的模型、門控時(shí)鐘(Clock Gating)、半周期(Half-Cycle)和多周期(Multicycle)路徑、偽路徑(False Paths)，以及源同步（Source Synchronous）IO接口時(shí)序，比如DDR(Double Data Rate,雙倍數(shù)據(jù)速率)存儲(chǔ)器接口。本書詳細(xì)介紹了如何在不同工藝、環(huán)境以及互連線工藝角(Corner)下進(jìn)行時(shí)序分析；層次化(Hierarchical)設(shè)計(jì)方法所需要的全局時(shí)序驗(yàn)證和層次化模塊時(shí)序驗(yàn)證；如何建立時(shí)序分析環(huán)境以及多個(gè)具體的時(shí)序分析案例；時(shí)序檢查是如何進(jìn)行的，并提供了幾個(gè)常用的場(chǎng)景(Scenarios)來(lái)幫助說(shuō)明這一概念。也對(duì)MMMC(Multi-Mode Multi-Corner，多模式多工藝角)分析、功耗管理(Power Management)，以及統(tǒng)計(jì)時(shí)序分析(Statistical Timing Analyses)進(jìn)行了介紹。

本書在附錄部分提供了一些背景參考資料。這些資料完整介紹了幾種常用格式：SDC(Synopsys Design Constraints，新思設(shè)計(jì)約束)、SDF(Standard Delay Format，標(biāo)準(zhǔn)延遲格式)，以及SPEF(Standard Parasitic Exchange Format，標(biāo)準(zhǔn)寄生交換格式�…≡�文中將SPEF解釋為Standard Parasitic Extraction Format，但根據(jù)IEEE Std 1481-1999,應(yīng)為Standard Parasitic Exchange Format。譯文中將全部采用Standard Parasitic Exchange Format。譯者注)。本書也介紹了這些格式是如何為STA提供時(shí)序分析所需信息的。SDF提供了單元延遲和互連線延遲。SPEF提供寄生參數(shù)信息，也就是設(shè)計(jì)中所有線的電阻電容網(wǎng)絡(luò)。SDF和SPEF都是行業(yè)標(biāo)準(zhǔn)，也都有詳細(xì)介紹。SDC格式被用來(lái)提供時(shí)序規(guī)范或者待分析設(shè)計(jì)的約束。這包括進(jìn)行分析的環(huán)境的規(guī)范。SDC是事實(shí)上的描述時(shí)序規(guī)范的行業(yè)標(biāo)準(zhǔn)。
IC芯片設(shè)計(jì)中的靜態(tài)時(shí)序分析實(shí)踐原 書 前 言本書的目標(biāo)讀者包括芯片設(shè)計(jì)以及ASIC(Application-Specific Integrated Circuit，專用集成電路)時(shí)序驗(yàn)證的專業(yè)人士，也包括在邏輯和芯片設(shè)計(jì)領(lǐng)域的學(xué)生。無(wú)論是剛接觸STA的初學(xué)者，還是熟知STA的專業(yè)人士，都可以使用本書，因?yàn)楸緯�涵蓋了很廣的知識(shí)范圍。本書旨在用易讀易懂的解釋，搭配圖表的詳細(xì)時(shí)序報(bào)告，來(lái)介紹時(shí)序分析的方方面面。
本書可以作為具有數(shù)字邏輯設(shè)計(jì)背景知識(shí)的工程師的時(shí)序驗(yàn)證課程的教材，也可以作為高校數(shù)字邏輯設(shè)計(jì)課程的第2本教科書，學(xué)生可以從中學(xué)習(xí)STA的基礎(chǔ)知識(shí)并把它運(yùn)用到課程里的任意邏輯設(shè)計(jì)上。

本書特別強(qiáng)調(diào)并詳細(xì)解釋了所有相關(guān)的基礎(chǔ)概念，我們相信這些基礎(chǔ)概念是學(xué)習(xí)更復(fù)雜知識(shí)的基礎(chǔ)。本書既介紹了理論背景，也用相關(guān)的納米級(jí)設(shè)計(jì)的真實(shí)案例說(shuō)明了STA的實(shí)際操作方法，希望為工程師和學(xué)生填補(bǔ)該領(lǐng)域的空白。
雖然本書主要介紹的是CMOS數(shù)字同步設(shè)計(jì)，但是，這些基本原理也可以應(yīng)用到其他相關(guān)的設(shè)計(jì)上，比如FPGA和異步設(shè)計(jì)等。

本書架構(gòu)

本書先介紹基礎(chǔ)的概念，再引入更復(fù)雜的知識(shí)點(diǎn)：以基礎(chǔ)的時(shí)序概念作為開始，然后是常用的庫(kù)模型和延遲計(jì)算方法，接著是納米級(jí)設(shè)計(jì)的噪聲和串?dāng)_的處理方法；詳細(xì)的背景介紹完之后，會(huì)介紹使用STA進(jìn)行時(shí)序驗(yàn)證的幾個(gè)關(guān)鍵知識(shí)點(diǎn)；最后兩章會(huì)介紹更高階的話題，包括特殊IO接口的驗(yàn)證、門控時(shí)鐘、時(shí)序借用(Time Borrowing)、功耗管理、多工藝角時(shí)序驗(yàn)證，以及統(tǒng)計(jì)時(shí)序分析。
第1章介紹了什么是STA以及它是怎么用來(lái)時(shí)序驗(yàn)證的。功耗和可靠性也要在STA中考慮。第2章介紹了CMOS邏輯的基礎(chǔ)知識(shí)以及STA相關(guān)的術(shù)語(yǔ)。

第3章介紹了時(shí)序相關(guān)信息是如何存儲(chǔ)在常見的庫(kù)單元(Library Cell)中的。雖然1個(gè)庫(kù)單元包含很多屬性，但本章只專注于那些和時(shí)序、串?dāng)_以及功耗分析相關(guān)的屬性。在納米級(jí)工藝中，互連線對(duì)時(shí)序的影響占支配地位。第4章概括介紹了互連寄生參數(shù)的各種建模技術(shù)和表示方法。

第5章解釋了在布局前后的時(shí)序驗(yàn)證中，單元延遲(Cell Delay)和路徑延遲(Path Delay)是如何計(jì)算的。它擴(kuò)展了之前章節(jié)提到的概念以得到整個(gè)設(shè)計(jì)的時(shí)序。
在納米級(jí)工藝中，串?dāng)_在設(shè)計(jì)的信號(hào)完整性(Signal Integrity)方面扮演了重要的角色。相關(guān)的噪聲和串?dāng)_分析，也就是毛刺分析和串?dāng)_分析，這些內(nèi)容在第6章有介紹。這些技術(shù)被用來(lái)確保ASIC在時(shí)序方面有足夠的魯棒性。

第7章是后續(xù)章節(jié)的必要準(zhǔn)備。它介紹了時(shí)序分析的環(huán)境是如何配置的，以及如何指定時(shí)鐘、IO特性、偽路徑以及多周期路徑。第8章介紹了時(shí)序檢查，它是多種時(shí)序分析方法中的一部分。這包括了建立時(shí)間、保持時(shí)間、異步時(shí)鐘恢復(fù)時(shí)間檢查以及移除時(shí)間檢查。這些時(shí)序檢查是為了確保待分析設(shè)計(jì)的時(shí)序得到全面的驗(yàn)證。

第9章的重點(diǎn)在特殊接口的時(shí)序驗(yàn)證。比如源同步(Source Synchronous)和存儲(chǔ)器接口(包括DDR接口)。其他進(jìn)階的且重要的知識(shí)點(diǎn)，如時(shí)序借用、層次化設(shè)計(jì)、功耗管理，以及統(tǒng)計(jì)時(shí)序分析都在第10章有介紹。

SDC格式在附錄A中有介紹。該格式被用來(lái)指定設(shè)計(jì)的時(shí)序約束。附錄B用一些實(shí)例詳細(xì)描述了延遲是如何被反標(biāo)(Back-annotated)的。該格式用ASCII(American Standard Code for Information Interchange，美國(guó)信息交換標(biāo)準(zhǔn)代碼)的格式記錄設(shè)計(jì)的延遲。該格式被很多工具支持。附錄C介紹了SPEF格式，該格式用來(lái)描述設(shè)計(jì)的寄生電阻和寄生電容。
所有時(shí)序報(bào)告都是用PrimeTime生成的，這是來(lái)自Synopsys公司的STA工具。

致謝
我們要向eSilicon公司致以誠(chéng)摯的感謝，給我們這個(gè)機(jī)會(huì)完成本書。
我們也要向那些在審查初稿時(shí)提供了大量寶貴建議的人們致以誠(chéng)摯的感謝，他們是
Kit-Lam Cheong，Ravi Kurlagunda，Johnson Limqueco，Pete Jarvis，Sanjana Nair，Gilbert Nguyen，Chris Papademetrious，Pierrick Pedron，Hai Phuong，Sachin Sapatnekar，Ravi Shankar，Chris Smirga，Bill Tuohy，Yeffi Vanatta，and Hormoz Yaghutiel。
他們珍貴的反饋意見極大地提高了本書的質(zhì)量和有效性。

最后也是最重要的，我們要感謝我們的家庭，感謝他們對(duì)我們寫作本書的支持。

Rakesh Chadha博士
J.Bhasker博士