前言

第1章 數(shù)字電路基礎(chǔ)知識(shí)

 1.1 模擬信號(hào)與數(shù)字信號(hào)

  1.1.1 模擬量與模擬信號(hào)

  1.1.2 數(shù)字量與數(shù)字信號(hào)

  1.1.3 數(shù)字電路的特點(diǎn)

 1.2 集成電路的分類及型號(hào)的命名

  1.2.1 數(shù)字電路的有源器件及邏輯電平

  1.2.2 集成電路的分類及型號(hào)的命名方法

 1.3 數(shù)制與碼制

  1.3.1 十進(jìn)制數(shù)(Decimal Number)

  1.3.2 二進(jìn)制數(shù)(Binary Number)

  1.3.3 八進(jìn)制數(shù)和十六進(jìn)制數(shù)(Octal Number and Hexadecimal Number)

  1.3.4 進(jìn)位計(jì)數(shù)制之間的轉(zhuǎn)換

  1.3.5 BCD碼與可靠性代碼

 1.4 邏輯代數(shù)(Logic Algebra)基礎(chǔ)

  1.4.1 基本邏輯運(yùn)算(Basic Logic Operations)

  1.4.2 邏輯函數(shù)(Logic Function)概述

  1.4.3 邏輯代數(shù)的基本定律與規(guī)則

  1.4.4 邏輯函數(shù)標(biāo)準(zhǔn)表達(dá)式

  1.4.5 邏輯函數(shù)的化簡(jiǎn)

 1.5 本章小結(jié)

 1.6 習(xí)題

第2章 邏輯門電路

 2.1 概述

 2.2 半導(dǎo)體器件的開(kāi)關(guān)特性及分立元器件門電路

  2.2.1 半導(dǎo)體器件的開(kāi)關(guān)特性

  2.2.2 分立元器件門電路

 2.3 TTL與非門電路(NAND Gate Circuit)

  2.3.1 TTL與非門電路的電氣特性

  2.3.2 可以線與的TTL門電路

  2.3.3 使用TTL門電路的注意事項(xiàng)

 2.4 常見(jiàn)CMOS門電路

  2.4.1 常見(jiàn)CMOS電路

  2.4.2 使用CMOS門電路的注意事項(xiàng)

 2.5 接口電路

 2.6 本章小結(jié)

 2.7 習(xí)題

第3章 組合邏輯電路

 3.1 組合邏輯電路的分析與設(shè)計(jì)

  3.1.1 組合邏輯電路的分析

  3.1.2 組合邏輯電路的設(shè)計(jì)

 3.2 常見(jiàn)組合邏輯電路

  3.2.1 加法器(Adder)

  3.2.2 編碼器(Encoder)

  3.2.3 譯碼器(Decoder)

  3.2.4 數(shù)據(jù)選擇器與數(shù)據(jù)分配器

 3.3 組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象

 3.4 本章小結(jié)

 3.5 習(xí)題

第4章 觸發(fā)器

 4.1 觸發(fā)器(Flip.Flop)概述

 4.2 基本RS觸發(fā)器

 4.3 同步觸發(fā)器

  4.3.1 同步Rs觸發(fā)器

  4.3.2 同步D觸發(fā)器

  4.3.3 同步JK觸發(fā)器和T觸發(fā)器

 4.4 無(wú)空翻觸發(fā)器

  4.4.1 主從RS觸發(fā)器

  4.4.2 主從JK觸發(fā)器

  4.4.3 邊沿觸發(fā)器

 4.5 集成觸發(fā)器

 4.6 本章小結(jié)

 4.7 習(xí)題

第5章 時(shí)序邏輯電路

 5.1 時(shí)序邏輯電路的分析

  5.1.1 同步時(shí)序邏輯電路的分析

  5.1.2 異步時(shí)序邏輯電路的分析

 5.2 寄存器(Register)

  5.2.1 基本寄存器

  5.2.2 移位寄存器(Shift Register)

 5.3 計(jì)數(shù)器(Counter)

  5.3.1 同步計(jì)數(shù)器

  5.3.2 異步計(jì)數(shù)器

 5.4 本章小結(jié)

 5.5 習(xí)題

第6章 脈沖信號(hào)的產(chǎn)生與變換

 6.1 概述

 6.2 555定時(shí)器

  6.2.1 555電路結(jié)構(gòu)

  6.2.2 555定時(shí)器功能描述

 6.3 單穩(wěn)態(tài)觸發(fā)器(Monostable Multivib,rotor)

  6.3.1 由555電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器

  6.3.2 集成單穩(wěn)態(tài)觸發(fā)器

  6.3.3 單穩(wěn)態(tài)電路的應(yīng)用

 6.4 施密特觸發(fā)器(Schmi仕Trigger)

  6.4.1 由555電路構(gòu)成的施密特觸發(fā)器

  6.4.2 集成施密特觸發(fā)器

  6.4.3 施密特觸發(fā)器的應(yīng)用

 6.5 多諧振蕩器(Multividrator)

  6.5.1 由555定時(shí)器構(gòu)成的多諧振蕩器

  6.5.2 石英晶體多諧振蕩器

  6.5.3 由施密特觸發(fā)器組成的多諧振蕩器

  6.5.4 環(huán)形振蕩器

 6.6 本章小結(jié)

 6.7 習(xí)題

第7章 數(shù)／模轉(zhuǎn)換與模／數(shù)轉(zhuǎn)換

 7.1 數(shù)／模轉(zhuǎn)換器(D／A)

  7.1.1 D／A轉(zhuǎn)換原理

  7.1.2 常見(jiàn)D／A電路

  7.1.3 D／A的主要性能指標(biāo)

 7.2 模／數(shù)轉(zhuǎn)換器(A／D)

  7.2.1 A／D轉(zhuǎn)換原理

  7.2.2 常見(jiàn)A／D電路

  7.2.3 A／D的主要性能指標(biāo)

 7.3 本章小結(jié)

 7.4 習(xí)題

第8章 仿真軟件——.Proteus ISIs

 8.1 Proteus ISIs簡(jiǎn)介

 8.2 Proteus ISIS的編輯環(huán)境

  8.2.1 進(jìn)入和退出Proteus ISIS編輯環(huán)境

  8.2.2 認(rèn)識(shí)Proteus ISIS的編輯環(huán)境

  8.2.3 了解Proteus ISIS的器件庫(kù)

 8.3 用Proteus IsIS編輯原理圖

  8.3.1 圖形編輯的基本操作

  8.3.2 連線

  8.3.3 編輯區(qū)域的縮放

  8.3.4 顯示和隱藏點(diǎn)狀柵格及刷新

  8.3.5 對(duì)象的放置和編輯

  8.3.6 繪制原理圖

 8.4 實(shí)例繪制

 8.5 本章小結(jié)

 8.6 習(xí)題

第9章 實(shí)訓(xùn)與綜合實(shí)訓(xùn)

 9.1 實(shí)訓(xùn)

  9.1.1 實(shí)訓(xùn)1 門電路邏輯功能測(cè)試

  9.1.2 實(shí)訓(xùn)2門電路主要參數(shù)測(cè)試

  9.1.3 實(shí)訓(xùn)3組合邏輯電路

  9.1.4 實(shí)訓(xùn)4譯碼顯示電路

  9.1.5 實(shí)訓(xùn)5數(shù)據(jù)選擇器

  9.1.6 實(shí)訓(xùn)6觸發(fā)器邏輯功能測(cè)試

  9.1.7 實(shí)訓(xùn)7寄存器

  9.1.8 實(shí)訓(xùn)8計(jì)數(shù)器

  9.1.9實(shí)訓(xùn)9 555定時(shí)器及其應(yīng)用

 9.2 綜合實(shí)訓(xùn)

  9.2.1 綜合實(shí)訓(xùn)1交通燈控制電路

  9.2.2 綜合實(shí)訓(xùn)2競(jìng)賽搶答器

  9.2.3 綜合實(shí)訓(xùn)3數(shù)字頻率計(jì)

  9.2.4 綜合實(shí)訓(xùn)4數(shù)字鐘電路

  9.2.5 綜合實(shí)訓(xùn)5汽車尾燈控制電路

附錄

 附錄A 半導(dǎo)體集成電路型號(hào)的命名方法(GB3430—89)

 附錄B 介紹54／74數(shù)字集成電路

部分習(xí)題參考答案

參考文獻(xiàn)