CMOS及其他先導(dǎo)技術(shù):特大規(guī)模集成電路設(shè)計(jì)
定 價(jià):99 元
叢書名:電子電氣工程師技術(shù)叢書
- 作者:[美]劉金(Tsu-Jae King Liu) 科林·庫(kù)恩(Kelin Kuhn)
- 出版時(shí)間:2018/4/1
- ISBN:9787111593911
- 出 版 社:機(jī)械工業(yè)出版社
- 中圖法分類:TN432.02
- 頁(yè)碼:329
- 紙張:膠版紙
- 版次:1
- 開本:16開
本書概述現(xiàn)代CMOS晶體管的技術(shù)發(fā)展,提出新的設(shè)計(jì)方法來(lái)改善晶體管性能存在的局限性。本書共四部分。一部分回顧了芯片設(shè)計(jì)的注意事項(xiàng)并且基準(zhǔn)化了許多替代性的開關(guān)器件,重點(diǎn)論述了具有更陡峭亞閾值擺幅的器件。第二部分涵蓋了利用量子力學(xué)隧道效應(yīng)作為開關(guān)原理來(lái)實(shí)現(xiàn)更陡峭亞閾值擺幅的各種器件設(shè)計(jì)。第三部分涵蓋了利用替代方法實(shí)現(xiàn)更高效開關(guān)性能的器件。第四部分涵蓋了利用磁效應(yīng)或電子自旋攜帶信息的器件。本書適合作為電子信息類專業(yè)與工程等專業(yè)的教材,也可作為相關(guān)專業(yè)人士的參考書。
前言Preface過(guò)去四十年以來(lái),作為數(shù)字芯片中電子開關(guān)的主要類型,CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)晶體管持續(xù)小型化使電子器件的性價(jià)比不斷提高。器件的微型化已經(jīng)造就了信息技術(shù)的無(wú)所不在,并且對(duì)于現(xiàn)代社會(huì)生活的方方面面產(chǎn)生了巨大的影響。
CMOS技術(shù)已經(jīng)趨于成熟,所以持續(xù)的晶體管尺寸等比例縮小在未來(lái)將不會(huì)像過(guò)去那樣簡(jiǎn)單可行。這一點(diǎn)從某些方面發(fā)展速度的放慢(比如,芯片電源電壓等比例減小,晶體管開態(tài)漏電流的等比例減小等)就可以看出。很明顯,開關(guān)設(shè)計(jì)需要改進(jìn),以此來(lái)維持下一個(gè)十年之后電子行業(yè)的發(fā)展。很多種類的替代開關(guān)設(shè)計(jì)正在被研究人員討論,其中許多開關(guān)設(shè)計(jì)用到了與傳統(tǒng)CMOS晶體管完全不同的工作原理。但是,在這飛速發(fā)展的領(lǐng)域中研究人員發(fā)表的文章很少具有指導(dǎo)性。因此,很多重要的新信息不能被主流電子領(lǐng)域研究人員所理解。
為了解決以上問(wèn)題,我們與該研究領(lǐng)域一些公認(rèn)的專家共同創(chuàng)作了本書,包括:與性能與功耗的折中(激勵(lì)陡峭的亞閾值擺幅器件)相關(guān)的背景信息、隧道效應(yīng)器件、替代性場(chǎng)效應(yīng)器件,以及電子自旋(磁性)器件。本書結(jié)尾部分論述了這些新型開關(guān)設(shè)計(jì)之間互連存在的挑戰(zhàn)。
第一部分回顧了芯片設(shè)計(jì)的注意事項(xiàng),并且基準(zhǔn)化了許多替代性的開關(guān)器件,重點(diǎn)論述了具有更陡峭亞閾值擺幅的器件。第1章介紹了過(guò)去晶體管尺寸等比例縮小中的基本概念,并且分析了密度、功耗和性能這些推動(dòng)現(xiàn)代CMOS設(shè)計(jì)要素之間的關(guān)鍵折中。在持續(xù)的晶體管尺寸等比例縮放限制的背景下,本書也回顧了諸如電源門控和并行設(shè)計(jì)等電路設(shè)計(jì)技術(shù)。同時(shí)結(jié)合具有更陡峭亞閾值擺幅的新型CMOS器件的潛在優(yōu)勢(shì),論述了由60mV/10倍頻程亞閾值擺幅限制造成的CMOS技術(shù)中的能量效率限制。第2章和第3章介紹并基準(zhǔn)化了相關(guān)研究領(lǐng)域中很多正在探索的替代性器件。這些章節(jié)主要關(guān)注電子器件(相對(duì)于磁性器件),它們包含了可以提高開關(guān)性能的新原理和新材料。第2章介紹了這些器件的歷史和工作原理。第3章主要從驅(qū)動(dòng)電流、能量效率、制造成本、復(fù)雜程度和存儲(chǔ)單元面積等方面來(lái)評(píng)價(jià)這些器件。第4章探討了在CMOS晶體管柵疊層中引入鐵電層來(lái)克服60mV/10倍頻程亞閾值擺幅限制的方法。其中展示了理論和近期的實(shí)驗(yàn),用于支持通過(guò)小信號(hào)負(fù)電容來(lái)實(shí)現(xiàn)CMOS晶體管的可能性。
第二部分涵蓋了利用量子力學(xué)隧道效應(yīng)作為開關(guān)原理來(lái)實(shí)現(xiàn)更陡峭亞閾值擺幅的各種器件設(shè)計(jì)。根據(jù)同時(shí)實(shí)現(xiàn)陡峭亞閾值擺幅、大開關(guān)電流比和高開態(tài)電導(dǎo)的要求,第5章評(píng)估了隧道場(chǎng)效應(yīng)晶體管(TFET)的前景。其中研究了pn結(jié)維度的影響,論述了各種設(shè)計(jì)的折中,以及側(cè)面、垂直及雙層實(shí)現(xiàn)的優(yōu)點(diǎn)。根據(jù)各種設(shè)計(jì)要求,對(duì)近期的實(shí)驗(yàn)數(shù)據(jù)進(jìn)行了評(píng)價(jià)。第6章繼續(xù)對(duì)TFET進(jìn)行論述,重點(diǎn)關(guān)注了Ⅲ~Ⅳ族半導(dǎo)體材料。該章論述了設(shè)計(jì)同質(zhì)結(jié)相對(duì)異質(zhì)結(jié)Ⅲ-Ⅴ族半導(dǎo)體材料的折中,如何通過(guò)p溝道TEFT來(lái)實(shí)現(xiàn)高性能,以及與Ⅲ~Ⅴ族半導(dǎo)體材料特別相關(guān)的非理想性(比如陷阱、表面粗糙度和混合無(wú)序)。第7章通過(guò)評(píng)估用石墨烯和二維半導(dǎo)體材料制作的TEFT前景進(jìn)一步探討了TEFT。該章介紹了面內(nèi)隧道效應(yīng)器件和層間隧道效應(yīng)器件,并結(jié)合理論上的理解對(duì)近期的實(shí)驗(yàn)結(jié)果進(jìn)行論述。第8章介紹了一種新型隧道效應(yīng)器件,即雙層偽自旋場(chǎng)效應(yīng)晶體管(BiSFET)。BiSFET依賴于實(shí)現(xiàn)室溫下兩個(gè)電介質(zhì)分離的石墨烯層中激子(電子空穴)超流體凝結(jié)的可能性。室溫下凝結(jié)的形成是BiSFET工作原理的關(guān)鍵所在。該章論述了創(chuàng)造這樣一個(gè)凝結(jié)現(xiàn)象的關(guān)鍵物理?xiàng)l件和挑戰(zhàn)。BiSFET的精簡(jiǎn)模型和電路設(shè)計(jì)也將論述,同時(shí)體現(xiàn)其相對(duì)于CMOS的性能優(yōu)勢(shì)。
第三部分涵蓋了利用替代方法實(shí)現(xiàn)更高效開關(guān)性能的器件。第9章討論了使用相關(guān)電子材料制作器件的可能性,這種器件可以在絕緣體相和金屬相之間轉(zhuǎn)換。其中論述了這種金屬絕緣體轉(zhuǎn)換的物理機(jī)制,并著重論述了二氧化釩(VO2)系統(tǒng)。該章同時(shí)論述了Mott FET器件、固態(tài)VO2 FET器件和液態(tài)柵極VO2 FET器件,以及使用這些器件的電路結(jié)構(gòu)。第10章介紹了壓電晶體管(PET)器件。PET實(shí)質(zhì)上是一個(gè)固態(tài)繼電器,其中壓電單元提供了機(jī)械力,壓阻元件將機(jī)械力轉(zhuǎn)化為電子開關(guān)。該章同時(shí)論述了壓電和壓阻材料的基本物理原理,以及工藝集成的挑戰(zhàn),也探討了PET動(dòng)力學(xué)、精簡(jiǎn)模型和電路設(shè)計(jì),以及它們相對(duì)于CMOS的性能優(yōu)勢(shì)。第11章論述了作為邏輯開關(guān)的納米級(jí)機(jī)電繼電器。繼電器用機(jī)械運(yùn)動(dòng)從物理上縮短或斷開兩個(gè)接觸物之間的聯(lián)系,它有零開態(tài)漏電流的理想特征、極大的亞閾值擺幅和低的柵漏。該章還介紹了納米級(jí)繼電器特殊的材料要求和工藝集成的挑戰(zhàn),描述了一系列用于更精簡(jiǎn)的復(fù)雜邏輯電路實(shí)現(xiàn)的繼電器,并且論述了尺寸等比例縮小的方法。
第四部分涵蓋了利用磁效應(yīng)或電子自旋攜帶信息的器件。這些器件能用于實(shí)現(xiàn)納米磁邏輯(其中小磁體用于構(gòu)建電路)、電子自旋轉(zhuǎn)矩邏輯和電子自旋波邏輯(其中電子自旋用于表征信息)。第12章論述了利用微小單域磁體制造電路的可能性。該章同時(shí)介紹了單域納米磁體的開關(guān)特性和多種同步方案。該章提出了一個(gè)與CMOS不同的全加器結(jié)構(gòu),并回顧了納米磁邏輯設(shè)計(jì)中的問(wèn)題。第13章介紹了利用電子自旋轉(zhuǎn)矩效應(yīng)來(lái)制造大多數(shù)邏輯門電路的
Contents目 錄
譯者序
前言
第一部分 CMOS電路和工藝限制
第1章 CMOS數(shù)字電路的能效限制2
1.1 概述2
1.2 數(shù)字電路中的能量性能折中3
1.3 能效設(shè)計(jì)技術(shù)6
1.4 能量限制和總結(jié)8
參考文獻(xiàn)9
第2章 先導(dǎo)工藝晶體管等比例縮放:特大規(guī)模領(lǐng)域可替代器件結(jié)構(gòu)10
2.1 引言10
2.2 可替代器件結(jié)構(gòu)10
2.3 總結(jié)22
參考文獻(xiàn)23
第3章 基準(zhǔn)化特大規(guī)模領(lǐng)域可替代器件結(jié)構(gòu)30
3.1 引言30
3.2 可替代器件等比例縮放潛力30
3.3 可比器件的縮放潛力33
3.4 評(píng)價(jià)指標(biāo)35
3.5 基準(zhǔn)測(cè)試結(jié)果37
3.6 總結(jié)38
參考文獻(xiàn)39
第4章 帶負(fù)電容的擴(kuò)展CMOS44
4.1 引言44
4.2 直觀展示45
4.3 理論體系47
4.4 實(shí)驗(yàn)工作51
4.5 負(fù)電容晶體管54
4.6 總結(jié)56
致謝57
參考文獻(xiàn)57
第二部分 隧道器件
第5章 設(shè)計(jì)低壓高電流隧穿晶體管62
5.1 引言62
5.2 隧穿勢(shì)壘厚度調(diào)制陡峭度63
5.3 能量濾波切換機(jī)制65
5.4 測(cè)量電子輸運(yùn)帶邊陡度66
5.5 空間非均勻性校正68
5.6 pn結(jié)維度68
5.7 建立一個(gè)完整的隧穿場(chǎng)效應(yīng)晶體管80
5.8 柵極效率最大化84
5.9 避免其他的設(shè)計(jì)問(wèn)題88
5.10 總結(jié)88
致謝89
參考文獻(xiàn)89
第6章 隧道晶體管92
6.1 引言92
6.2 隧道晶體管概述93
6.3 材料與摻雜的折中95
6.4 幾何尺寸因素和柵極靜電99
6.5 非理想性103
6.6 實(shí)驗(yàn)結(jié)果106
6.7 總結(jié)108
致謝108
參考文獻(xiàn)108
第7章 石墨烯和二維晶體隧道晶體管115
7.1 什么是低功耗開關(guān)115
7.2 二維晶體材料和器件的概述116
7.3 碳納米管和石墨烯納米帶116
7.4 原子級(jí)薄體晶體管124
7.5 層間隧穿晶體管130
7.6 內(nèi)部電荷與電壓增益陡峭器件137
7.7 總結(jié)137
參考文獻(xiàn)137
第8章 雙層偽自旋場(chǎng)效應(yīng)晶體管…140
8.1 引言140
8.2 概述141
8.3 基礎(chǔ)物理145
8.4 BiSFET設(shè)計(jì)和集約模型152
8.5 BiSFET邏輯電路和仿真結(jié)果157
8.6 工藝161
8.7 總結(jié)162
致謝163
參考文獻(xiàn)163
第三部分 可替代場(chǎng)效應(yīng)器件
第9章 關(guān)于相關(guān)氧化物中金屬絕緣體轉(zhuǎn)變與相位突變的計(jì)算與學(xué)習(xí)166
9.1 引言166
9.2 二氧化釩中的金屬絕緣體轉(zhuǎn)變168
9.3 相變場(chǎng)效應(yīng)器件172
9.4 相變兩端器件178
9.5 神經(jīng)電路181
9.6 總結(jié)182
參考文獻(xiàn)182
第10章 壓電晶體管187
10.1 概述187
10.2 工作方式188
10.3 PET材料的物理特性190
10.4 PET動(dòng)力學(xué)193
10.5 材料與器件制造200
10.6 性能評(píng)價(jià)203
10.7 討論205
致謝206
參考文獻(xiàn)206
第11章 機(jī)械開關(guān)209
11.1 引言209
11.2 繼電器結(jié)構(gòu)和操作210
11.3 繼電器工藝技術(shù)214
11.4 數(shù)字邏輯用繼電器設(shè)計(jì)優(yōu)化220
11.5 繼電器組合邏輯電路227
11.6 繼電器等比例縮放展望232
參考文獻(xiàn)234
第四部分 自旋器件
第12章 納米磁邏輯:從磁有序到磁計(jì)算240
12.1 引言與動(dòng)機(jī)240
12.2 作為二進(jìn)制開關(guān)單元的單域納米磁體242
12.3 耦合納米磁體特性244
12.4 工程耦合:邏輯門與級(jí)聯(lián)門246
12.5 磁有序中的錯(cuò)誤248
12.6 控制磁有序:同步納米磁體250
12.7 NML計(jì)算系統(tǒng)252
12.8 垂直磁介質(zhì)中的納米磁體邏輯255
12.9 兩個(gè)關(guān)于電路的案例研究259
12.10 NML電路建模260
12.11 展望:NML電路的未來(lái)261
致謝261
參考文獻(xiàn)262
第13章 自旋轉(zhuǎn)矩多數(shù)邏輯門邏輯267
13.1 引言267
13.2 面內(nèi)磁化的SMG268
13.3 仿真模型270
13.4 面內(nèi)磁化開關(guān)的模式272
13.5 垂直磁化SMG276
13.6 垂直磁化開關(guān)模式278
13.7 總結(jié)283
參考文獻(xiàn)284
第14章 自旋波相位邏輯286
14.1 引言286
14.2 自旋波的計(jì)算287
14.3 實(shí)驗(yàn)驗(yàn)證的自旋波元件及器件287
14.4 相位邏輯器件290
14.5 自旋波邏輯電路與結(jié)構(gòu)292
14.6 與CMOS的比較297
14.7 總結(jié)299
參考文獻(xiàn)300
第五部分 關(guān)于互連的思考
第15章 互連304
15.1 引言304
15.2 互連問(wèn)題305
15.3 新興的電荷器件技術(shù)的互連選項(xiàng)307
15.4 自旋電路中的互連思考312
15.5 自旋弛豫機(jī)制315
15.6 自旋注入與輸運(yùn)效率318
15.7 電氣互連與半導(dǎo)體自旋電子互連的比較320
15.8 總結(jié)與展望324
參考文獻(xiàn)324