第1章 模/數(shù)轉(zhuǎn)換原理 1.1 采樣原理 1.2 采樣保持電路及跟蹤保持電路 1.2.1 采樣保持電路 1.2.2 特殊的性能參數(shù) 1.2.3 電容和開關的應用 1.2.4 跟蹤保持電路 1.3 量化 1.3.1 線性度 1.3.2 量化誤差 1.3.3 信號與噪聲 第2章 模/數(shù)轉(zhuǎn)換器基礎 2.1 性能參數(shù)的定義 2.1.1 直流參數(shù) 2.1.2 交流特性 2.1.3 數(shù)字接口 2.1.4 功耗指標 2.1.5 抖動 2.2 模/數(shù)轉(zhuǎn)換器的結(jié)構(gòu) 2.2.1 流水線型模/數(shù)轉(zhuǎn)換器 2.2.2 逐次逼近型模/數(shù)轉(zhuǎn)換器 2.2.3 Sigma-Delta模/數(shù)轉(zhuǎn)換器 第3章 流水線型模/數(shù)轉(zhuǎn)換器 3.1 流水線型模/數(shù)轉(zhuǎn)換器的工作原理 3.1.1 采樣保持電路 3.1.2 減法放大電路 3.1.3 比較器電路 3.1.4 冗余校正 3.2 流水線型模/數(shù)轉(zhuǎn)換器的非理想因素與誤差源 3.2.1 噪聲 3.2.2 靜態(tài)誤差 3.2.3 動態(tài)誤差 3.3 流水線型模/數(shù)轉(zhuǎn)換器電路設計實例 3.3.1 工作原理 3.3.2 模塊電路設計 3.3.3 采樣保持和減法放大共享的流水線型模/數(shù)轉(zhuǎn)換器測試結(jié)果分析 3.4 參考文獻 第4章 逐次逼近型模/數(shù)轉(zhuǎn)換器 4.1　采樣保持電路 4.2　電容式數(shù)/模轉(zhuǎn)換器 4.2.1　電容式數(shù)/模轉(zhuǎn)換器的基本結(jié)構(gòu) 4.2.2　修調(diào)方案 4.2.3　電容式數(shù)/模轉(zhuǎn)換器版圖的實現(xiàn) 4.3 比較器 4.3.1 基本比較器的結(jié)構(gòu) 4.3.2 版圖的注意事項 4.3.3 噪聲的注意事項 4.4 參考緩沖器 4.4.1 內(nèi)部參考緩沖器 4.4.2 帶片外電容的參考緩沖器 4.4.3 改進的參考方案 4.4.4 參考噪聲 4.5 噪聲估值 4.5.1 新型過采樣法 4.5.2 電源所引起的噪聲和失真 4.6 10位/1MHz逐次逼近型模/數(shù)轉(zhuǎn)換器設計 4.7 參考文獻 第5章 Sigma-Delta模/數(shù)轉(zhuǎn)換器 5.1 Sigma-Delta模/數(shù)轉(zhuǎn)換器的工作原理 5.1.1 Sigma-Delta調(diào)制器過采樣 5.1.2 Sigma-Delta調(diào)制器噪聲整形 5.1.3 Sigma-Delta模/數(shù)轉(zhuǎn)換器中的數(shù)字抽取濾波器 5.1.4 Sigma-Delta調(diào)制器參數(shù)與性能指標 5.2 Sigma-Delta調(diào)制器的結(jié)構(gòu) 5.2.1 低階Sigma-Delta調(diào)制器的結(jié)構(gòu) 5.2.2 單環(huán)高階調(diào)制器的結(jié)構(gòu) 5.2.3 級聯(lián)低階調(diào)制器的結(jié)構(gòu) 5.2.4 多位量化Sigma-Delta調(diào)制器的結(jié)構(gòu) 5.3 Sigma-Delta調(diào)制器非線性分析 5.3.1 Sigma-Delta調(diào)制器的積分器泄漏 5.3.2 Sigma-Delta調(diào)制器的電容失配 5.3.3 Sigma-Delta調(diào)制器的時鐘采樣誤差 5.3.4 與放大器有關的建立誤差分析 5.4 參考文獻 第6章 單環(huán)Sigma-Delta調(diào)制器 6.1 單環(huán)Sigma-Delta調(diào)制器性能參數(shù)的選擇 6.2 單環(huán)Sigma-Delta調(diào)制器的行為級仿真 6.2.1 單環(huán)Sigma-Delta調(diào)制器傳遞函數(shù)的行為級仿真 6.2.2 單環(huán)Sigma-Delta調(diào)制器電路參數(shù)的行為級仿真 6.3 單環(huán)Sigma-Delta調(diào)制器的開關電容電路實現(xiàn) 6.3.1 開關電容電路 6.3.2 采樣電容 6.3.3 積分器 6.4 單環(huán)Sigma-Delta調(diào)制器的電路設計及仿真結(jié)果分析 6.4.1 積分器的設計與仿真 6.4.2 量化器的設計與仿真 6.4.3 分相時鐘電路的設計與仿真 6.4.4 單環(huán)Sigma-Delta調(diào)制器的仿真 6.5 單環(huán)Sigma-Delta調(diào)制器的版圖設計與實驗結(jié)果 6.5.1 單環(huán)Sigma-Delta調(diào)制器的版圖設計 6.5.2 單環(huán)Sigma-Delta調(diào)制器的實驗結(jié)果 6.6 參考文獻 第7章 多位量化Sigma-Delta調(diào)制器 7.1 多位量化Sigma-Delta調(diào)制器的結(jié)構(gòu) 7.2 Sigma-Delta調(diào)制器行為級建模與仿真 7.2.1 理想Sigma-Delta調(diào)制器行為級建模與仿真 7.2.2 非理想Sigma-Delta調(diào)制器行為級建模與仿真 7.3 Sigma-Delta調(diào)制器的電路實現(xiàn) 7.4 電路模塊的設計 7.4.1 低功耗運算放大器 7.4.2 量化器 7.4.3 DWA電路 7.5 芯片實現(xiàn)與測試結(jié)果 7.6 參考文獻 第8章 低功耗Sigma-Delta調(diào)制器 8.1 低功耗Sigma-Delta調(diào)制器電路 8.1.1 前饋Sigma-Delta調(diào)制器的結(jié)構(gòu) 8.1.2 低功耗運算放大器 8.1.3 低功耗比較器 8.2 亞閾值反相器型Sigma-Delta調(diào)制器設計 8.2.1 電路原理 8.2.2 電路設計 8.2.3 電路測試結(jié)果 8.3 參考文獻 第9章 高速串行接口電路 9.1 高速串行接口通信協(xié)議架構(gòu) 9.1.1 發(fā)送器的常用結(jié)構(gòu) 9.1.2 接收器的常用結(jié)構(gòu) 9.2 高速串行接口性能評價標準 9.2.1 眼圖 9.2.2 抖動 9.2.3 誤碼率 9.3 高速串行接口結(jié)構(gòu)分析 9.4 5Gbit/s高速串行接口電路設計 9.4.1 高速串行接口發(fā)送端電路 9.4.2 高速串行接口接收端電路 9.5 5Gbit/s高速串行接口芯片測試 9.5.1 發(fā)送端測試 9.5.2 接收端測試 9.6 參考文獻