第1章數(shù)字電路基礎(chǔ)(1)

1.1數(shù)字電路概述(1)

1.1.1模擬信號與數(shù)字信號(1)

1.1.2數(shù)字電路的特點(1)

1.1.3數(shù)字電路的發(fā)展與分類(1)

1.1.4數(shù)字電路的分析與設(shè)計方法(2)

1.2數(shù)制與編碼(3)

1.2.1常用的數(shù)制(3)

1.2.2數(shù)制轉(zhuǎn)換(4)

1.2.3原碼、反碼、補碼(5)

1.2.4編碼(6)

1.3邏輯代數(shù)的運算規(guī)則(8)

1.3.1三種基本運算(8)

1.3.2基本定律與基本公式(9)

1.3.3基本規(guī)則(10)

1.4邏輯函數(shù)及其表示方法(11)

1.4.1邏輯函數(shù)(11)

1.4.2邏輯函數(shù)的幾種表示方法(11)

1.4.3邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式(12)

1.5邏輯函數(shù)的公式化簡法(14)

1.5.1邏輯函數(shù)的*簡形式(14)

1.5.2邏輯函數(shù)的公式化簡法(15)

1.6邏輯函數(shù)的卡諾圖化簡法(16)

1.6.1卡諾圖的結(jié)構(gòu)(17)

1.6.2邏輯函數(shù)的卡諾圖(17)

1.6.3用卡諾圖化簡邏輯函數(shù)(18)

1.6.4含有無關(guān)項邏輯函數(shù)的卡諾圖化簡(21)

本章小結(jié)(22)

習(xí)題(23)

第2章邏輯門電路(27)

2.1半導(dǎo)體二極管、三極管和MOS管的開關(guān)特性(27)

2.1.1半導(dǎo)體二極管的開關(guān)特性(27)

2.1.2三極管的開關(guān)特性(28)

2.1.3MOS場效應(yīng)管的開關(guān)特性(30)

2.2分立器件基本邏輯門電路(32)




2.2.1二極管“與”門電路(32)

2.2.2二極管“或”門電路(32)

2.2.3“非”門電路(33)

2.3TTL集成邏輯門電路(34)

2.3.1TTL“與非”門的電路結(jié)構(gòu)與工作原理(34)

2.3.2TTL“與非”門電路的技術(shù)參數(shù)(35)

2.3.3集電極開路門和三態(tài)門(40)

2.4CMOS邏輯門電路(43)

2.4.1CMOS反相器(43)

2.4.2CMOS邏輯門電路(45)

2.4.3CMOS傳輸門和雙向模擬開關(guān)(47)



2.4.4CMOS漏極開路門和三態(tài)門(48)

2.5BiCMOS門電路(49)

2.5.1BiCMOS反相器(50)

2.5.2BiCMOS邏輯門電路(50)

2.6邏輯門電路使用的實際問題(51)

2.6.1正負(fù)邏輯問題(51)

2.6.2邏輯門電路多余輸入端的處理問題(51)

2.6.3邏輯門電路應(yīng)用舉例(52)

2.7幾種集成門電路的性能比較(53)

本章小結(jié)(53)

習(xí)題(54)

第3章組合邏輯電路(60)

3.1組合邏輯電路概述(60)

3.2組合邏輯電路的分析(60)

3.2.1分析方法的概述(61)

3.2.2分析舉例(61)

3.3組合邏輯電路設(shè)計(63)

3.3.1設(shè)計方法概述(63)

3.3.2設(shè)計舉例(64)

3.3.3設(shè)計中幾個實際問題的處理(65)

3.4組合邏輯電路中的競爭冒險(68)

3.4.1產(chǎn)生競爭冒險的原因(68)

3.4.2競爭冒險的判斷(69)

3.4.3消去競爭冒險的方法(70)

3.5常用組合邏輯集成電路(72)

3.5.1編碼器(72)

3.5.2譯碼器/數(shù)據(jù)分配器(75)

3.5.3數(shù)據(jù)選擇器(84)

3.5.4數(shù)值比較器(86)

3.5.5加法器(89)

3.6組合邏輯電路的綜合應(yīng)用舉例(94)

3.6.1集成數(shù)據(jù)選擇器實現(xiàn)組合邏輯電路(94)

3.6.2集成譯碼器實現(xiàn)組合邏輯函數(shù)(96)

本章小結(jié)(96)

習(xí)題(97)

第4章觸發(fā)器(102)

4.1概述(102)

4.2基本RS觸發(fā)器(102)

4.2.1“與非”門構(gòu)成的基本RS觸發(fā)器(103)

4.2.2“或非”門構(gòu)成的基本RS觸發(fā)器(104)

*4.2.3D鎖存器(104)

4.3電平觸發(fā)型觸發(fā)器(105)

4.3.1鐘控RS觸發(fā)器(105)

4.3.2鐘控D觸發(fā)器(107)

4.3.3鐘控JK觸發(fā)器(107)

4.4主從觸發(fā)器(109)

4.4.1主從RS觸發(fā)器(109)

4.4.2主從D觸發(fā)器(110)

4.4.3主從JK觸發(fā)器(111)

4.5邊沿觸發(fā)型觸發(fā)器(113)

4.5.1維持阻塞結(jié)構(gòu)的正邊沿D觸發(fā)器(113)

4.5.2利用傳輸線延遲時間的負(fù)邊沿JK觸發(fā)器(114)

4.6觸發(fā)器的邏輯功能描述(116)

4.6.1SR觸發(fā)器(116)

4.6.2D觸發(fā)器(117)

4.6.3JK觸發(fā)器(117)

4.6.4T觸發(fā)器與T′觸發(fā)器(118)

4.7不同類型觸發(fā)器之間的相互轉(zhuǎn)換(118)

4.7.1D觸發(fā)器邏輯功能轉(zhuǎn)換(119)

4.7.2JK觸發(fā)器邏輯功能轉(zhuǎn)換(119)

4.8典型觸發(fā)器集成電路簡介(120)

本章小結(jié)(122)

習(xí)題(122)

第5章時序邏輯電路(128)

5.1時序邏輯電路概述(128)

5.1.1時序邏輯電路的結(jié)構(gòu)(128)

5.1.2時序邏輯電路的分類(128)

5.2時序邏輯電路的邏輯式、狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖(129)

5.2.1邏輯函數(shù)表達(dá)式(129)

5.2.2狀態(tài)轉(zhuǎn)換表(129)

5.2.3狀態(tài)轉(zhuǎn)換圖(130)

5.2.4時序圖(131)

5.3同步時序邏輯電路的分析(131)

5.3.1同步時序邏輯電路分析的一般步驟(131)

5.3.2同步時序邏輯電路的分析舉例(131)

5.4同步時序邏輯電路的設(shè)計(134)

5.4.1同步時序邏輯電路設(shè)計的一般步驟(134)

5.4.2同步時序邏輯電路的設(shè)計舉例(136)

5.5異步時序邏輯電路的分析(144)

5.5.1分析異步時序邏輯電路的一般步驟(145)

5.5.2異步時序邏輯電路分析舉例(145)

5.6幾種常用的時序邏輯集成電路(146)

5.6.1寄存器和移位寄存器(146)

5.6.2計數(shù)器(148)

5.7中規(guī)模集成時序邏輯器件的應(yīng)用(149)

5.7.1中規(guī)模集成寄存器芯片的應(yīng)用(149)

5.7.2中規(guī)模集成計數(shù)器芯片的應(yīng)用(150)

本章小結(jié)(150)

習(xí)題(151)

第6章半導(dǎo)體存儲器和可編程邏輯器件(154)

6.1半導(dǎo)體存儲器(154)

6.1.1半導(dǎo)體存儲器的分類(154)

6.1.2半導(dǎo)體存儲器的特點(154)

6.1.3半導(dǎo)體存儲器的主要技術(shù)指標(biāo)(154)

6.2隨機存取存儲器(155)

6.2.1RAM的結(jié)構(gòu)(155)

6.2.2RAM的存儲單元(156)

6.3只讀存儲器(159)

6.3.1ROM的結(jié)構(gòu)(159)

6.3.2掩膜式只讀存儲器(160)

6.3.3可編程只讀存儲器(160)

6.3.4可擦除可編程只讀存儲器(160)

6.3.5電信號擦除的可編程只讀存儲器(160)

6.3.6快閃存儲器(160)

6.4存儲器容量的擴展(161)

6.4.1位擴展方式(161)

6.4.2字?jǐn)U展方式(161)

6.5用存儲器實現(xiàn)組合邏輯函數(shù)(162)

6.6可編程邏輯器件(163)

6.6.1PLD概述(163)

6.6.2可編程陣列邏輯(165)

6.6.3GAL(168)

6.6.4CPLD(172)

6.6.5FPGA(176)

本章小結(jié)(181)

習(xí)題(182)

第7章脈沖波形的產(chǎn)生與變換(184)

7.1概述(184)

7.2集成555定時器(184)

7.2.1集成555定時器簡介(184)

7.2.2集成555定時器的內(nèi)部邏輯電路(185)

7.2.3集成555定時器的工作原理(185)

7.3單穩(wěn)態(tài)觸發(fā)器(186)

7.3.1用門電路組成的單穩(wěn)態(tài)觸發(fā)器(186)

7.3.2集成單穩(wěn)態(tài)觸發(fā)器(188)

7.3.3用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器(189)

7.3.4單穩(wěn)態(tài)觸發(fā)器的應(yīng)用(190)

7.4施密特觸發(fā)器(191)

7.4.1集成施密特觸發(fā)器(191)

7.4.2用555定時器構(gòu)成施密特觸發(fā)器(192)

7.4.3施密特觸發(fā)器的應(yīng)用(192)

7.5多諧振蕩器(194)

7.5.1用門電路組成的多諧振蕩器(194)

7.5.2用施密特觸發(fā)器構(gòu)成的多諧振蕩器(195)

7.5.3用555定時器構(gòu)成多諧振蕩器(196)

7.5.4石英晶體多諧振蕩器(197)

7.5.5多諧振蕩器的應(yīng)用(197)

本章小結(jié)(198)

習(xí)題(199)

第8章D/A轉(zhuǎn)換器與A/D轉(zhuǎn)換器(202)

8.1D/A轉(zhuǎn)換器(202)

8.1.1D/A轉(zhuǎn)換器的轉(zhuǎn)換特性及其主要技術(shù)指標(biāo)(202)

8.1.2倒T形電阻網(wǎng)絡(luò)型D/A轉(zhuǎn)換器(203)

8.1.3權(quán)電流型D/A轉(zhuǎn)換器(205)

8.1.4集成D/A轉(zhuǎn)換器電路(207)

8.1.5集成D/A轉(zhuǎn)換器的應(yīng)用(210)

8.2A/D轉(zhuǎn)換器(211)

8.2.1A/D轉(zhuǎn)換的一般工作過程(211)

8.2.2并行比較型A/D轉(zhuǎn)換器(213)

8.2.3逐次逼近型A/D轉(zhuǎn)換器(215)

8.2.4雙積分型A/D轉(zhuǎn)換器(218)

8.2.5A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)(220)

8.2.6集成A/D轉(zhuǎn)換器典型芯片(221)

8.2.7集成A/D轉(zhuǎn)換器的應(yīng)用(226)

本章小結(jié)(228)

習(xí)題(229)

附錄A常用邏輯符號對照表(233)

附錄B常用標(biāo)準(zhǔn)集成電路器件索引(234)

附錄CTTL和CMOS邏輯門電路的技術(shù)參數(shù)(237)

附錄D部分習(xí)題答案(238)

參考文獻(xiàn)(245)