第一篇　計算機系統(tǒng)(模型機)的設(shè)計方法介紹
第1章　概述
　1．1　背景
　1．2　課程的設(shè)計思路
　1．2．1　設(shè)計定位
　1．2．2　開發(fā)方法的設(shè)計
　1．3　技術(shù)要求和實施平臺
第2章　計算機系統(tǒng)設(shè)計方法的描述
　2．1　系統(tǒng)開發(fā)的整體規(guī)劃(見圖2—1)
　2．2　系統(tǒng)的體系結(jié)構(gòu)描述(三種)
　2．3　系統(tǒng)的初步劃分
　2．4　系統(tǒng)內(nèi)部模塊的關(guān)聯(lián)
　2．5　系統(tǒng)的詳細(xì)設(shè)計流程圖
第3章　計算機系統(tǒng)的設(shè)計與實現(xiàn)(組合邏輯設(shè)計方案)
　3．1　構(gòu)建數(shù)據(jù)流的路徑 第一篇　計算機系統(tǒng)(模型機)的設(shè)計方法介紹
第1章　概述
　1．1　背景
　1．2　課程的設(shè)計思路
　1．2．1　設(shè)計定位
　1．2．2　開發(fā)方法的設(shè)計
　1．3　技術(shù)要求和實施平臺
第2章　計算機系統(tǒng)設(shè)計方法的描述
　2．1　系統(tǒng)開發(fā)的整體規(guī)劃(見圖2—1)
　2．2　系統(tǒng)的體系結(jié)構(gòu)描述(三種)
　2．3　系統(tǒng)的初步劃分
　2．4　系統(tǒng)內(nèi)部模塊的關(guān)聯(lián)
　2．5　系統(tǒng)的詳細(xì)設(shè)計流程圖
第3章　計算機系統(tǒng)的設(shè)計與實現(xiàn)(組合邏輯設(shè)計方案)
　3．1　構(gòu)建數(shù)據(jù)流的路徑
　3．2　配置數(shù)據(jù)流路徑(數(shù)據(jù)通路)的基本部件
　3．3　取指周期的分析
　3．4　數(shù)據(jù)通路的構(gòu)建舉例
　3．4．1　取指令數(shù)據(jù)通路的構(gòu)建(見圖3—2)
　3．4．2　各類指令數(shù)據(jù)通路的構(gòu)建
　3．4．3　總的數(shù)據(jù)通路的形成
　3．4．4　數(shù)據(jù)通路中控制信號的確定
　3．5　指令集設(shè)計
　3．5．1　指令系統(tǒng)設(shè)計概述
　3．5．2　指令類型的設(shè)計
　3．5．3　指令格式的設(shè)計
　3．5．4　尋址方式的確定
　3．5．5　各條指令的描述與功能部件的配置
　3．5．6　寫出“指令系統(tǒng)對照表”
　3．6　控制器的設(shè)計
　3．6．1　控制器的設(shè)計概述
　3．6．2　控制器的基本邏輯模塊組成
　3．6．3　微操作與各種信號之間的關(guān)系
　3．6．4　“時序”設(shè)計要點
　3．6．5　時序電路模塊的設(shè)計
　3．6．6　組合邏輯控制器的一般設(shè)計方法和步驟
　3．6．7　一個控制器設(shè)計方法(CU的狀態(tài)圖描述法)的描述
　3．6．7．1　設(shè)計思路和步驟
　3．6．7．2　分析指令執(zhí)行過程
　3．6．7．3　控制器微操作序列的設(shè)計
　3．6．7．4　控制器微命令的設(shè)計
　3．6．7．5　控制器的狀態(tài)機圖的設(shè)計
　3．6．7．6　描述信號(微命令)和狀態(tài)之間的關(guān)系
　3．7　控制器和系統(tǒng)的實現(xiàn)(“組合邏輯”的設(shè)計方案)
　3．7．1　控制信號產(chǎn)生電路的硬件實現(xiàn)方法
　3．7．2　系統(tǒng)各級電路的硬件實現(xiàn)
　3．8　控制器的仿真測試
　3．9　存儲器的設(shè)計要點
　3．10　系統(tǒng)的調(diào)試
第4章　計算機系統(tǒng)設(shè)計方法和步驟(微程序設(shè)計方案)
　4．1　設(shè)計思路和步驟
　4．2　指令集的設(shè)計
　4．2．1　指令類型
　4．2．2　指令的格式及其實現(xiàn)的操作
　4．3　系統(tǒng)硬件電路的設(shè)計
　4．3．1　系統(tǒng)電路圖的設(shè)計
　4．3．3　各微命令信號的含義及功能如下
　4．3．4　主要部件的描述
　4．4　指令流程圖及數(shù)據(jù)通路圖的描述
　4．5　控制器的設(shè)計
　4．5．1　控制器的設(shè)計思路
　4．5．2　控制器ASM圖的設(shè)計
　4．5．3　微程序的設(shè)計
　4．5．4　畫出微程序代碼表
　4．6　計算機系統(tǒng)的實現(xiàn)
　4．6．1　系統(tǒng)實現(xiàn)(集成)方法的選擇
　4．6．2　設(shè)計計算機(主機)系統(tǒng)
　4．6．3　編寫測試程序
　4．7　總線和外設(shè)接口的設(shè)計
第5章　實踐總結(jié)
　5．1　結(jié)果分析
　5．2　經(jīng)驗分析
第二篇　VHDL語言基礎(chǔ)及實例
　6．1　VHDL程序的結(jié)構(gòu)
　6．2　VHDL的基本詞匯元素
　6．3　VHDL的對象
　6．4　VHDL的數(shù)據(jù)類型
　6．5　運算符
　6．6　VHDL的順序語句
　6．7　VHDL的并行語句
　6．8　子程序語句
　6．9　系統(tǒng)的層次結(jié)構(gòu)設(shè)計
　6．10　程序包及應(yīng)用
第三篇　實驗項目
實驗一　串并型加減法器的設(shè)計
實驗二　層次結(jié)構(gòu)的設(shè)計與實現(xiàn)
實驗三　邏輯單元的設(shè)計與實現(xiàn)
實驗四　寄存器組的設(shè)計與實現(xiàn)
實驗五　時序部件的設(shè)計
實驗六　尋址電路的設(shè)計和實現(xiàn)
實驗七　內(nèi)部存儲器的設(shè)計與實現(xiàn)
實驗八　數(shù)據(jù)通路的設(shè)計和實現(xiàn)
實驗九　三級時序電路模塊的設(shè)計和仿真分析
實驗十　指令譯碼器(硬連線控制器)電路的設(shè)計和實現(xiàn)
實驗十一　多模塊并行執(zhí)行的設(shè)計
實驗十二　程序包的使用
附錄1　Xmnx　LSE開發(fā)平臺的應(yīng)用
附錄2　xJECA實驗教學(xué)系統(tǒng)使用介紹
附錄3　QuartusⅡ基本使用方法及TEC—CA設(shè)備的介紹