定 價(jià)：45 元
叢書(shū)名：普通高等教育電氣電子類(lèi)工程應(yīng)用型系列教材
- 作者：孫宏國(guó)周磊陸廣平
- 出版時(shí)間：2022/2/1
- ISBN：9787111697763
- 出 版 社：機(jī)械工業(yè)出版社
- 中圖法分類(lèi)：TN702.2
- 頁(yè)碼：
- 紙張：膠版紙
- 版次：
- 開(kāi)本：16開(kāi)
本書(shū)共6章，第1章講述了EDA技術(shù)的特點(diǎn)、概念和數(shù)字系統(tǒng)的設(shè)計(jì)方法；第2章介紹了VHDL的基本語(yǔ)法特點(diǎn)、程序結(jié)構(gòu)、常用語(yǔ)句以及相關(guān)基礎(chǔ)知識(shí)；第3章介紹了一些典型的基本門(mén)電路、組合邏輯電路和時(shí)序邏輯電路VHDL的實(shí)現(xiàn)方式；第4章介紹了Altera公司的綜合開(kāi)發(fā)軟件的特點(diǎn)和使用方法；第5章介紹了EDA技術(shù)的工程應(yīng)用案例；第6章列舉了20個(gè)基礎(chǔ)性和綜合性實(shí)驗(yàn)項(xiàng)目。
本書(shū)可作為高等學(xué)校電氣類(lèi)、電子信息類(lèi)、自動(dòng)化類(lèi)、計(jì)算機(jī)類(lèi)本、專(zhuān)科專(zhuān)業(yè)的“EDA技術(shù)”課程的教材，亦可作為參加電子設(shè)計(jì)競(jìng)賽的培訓(xùn)教材和參考書(shū)，還可作為電子愛(ài)好者的自學(xué)教材。
本書(shū)配有免費(fèi)電子課件，歡迎選用本書(shū)作為教材的老師登錄www.cmpedu.com注冊(cè)下載。
隨著電子技術(shù)的不斷發(fā)展與進(jìn)步，電子系統(tǒng)的設(shè)計(jì)方法發(fā)生了很大的變化，基于EDA(電子設(shè)計(jì)自動(dòng)化)技術(shù)的設(shè)計(jì)方法已成為電子系統(tǒng)設(shè)計(jì)的主流。本書(shū)是針對(duì)當(dāng)前電子設(shè)計(jì)自動(dòng)化技術(shù)發(fā)展日新月異，系統(tǒng)設(shè)計(jì)理念、設(shè)計(jì)方法不斷提高的情況而編寫(xiě)的。在編寫(xiě)上突出理論與實(shí)踐相結(jié)合的風(fēng)格，由淺入深地介紹了EDA技術(shù)、VHDL編程方法、設(shè)計(jì)仿真軟件的使用、EDA綜合設(shè)計(jì)及工程應(yīng)用等內(nèi)容。本書(shū)取材廣泛，內(nèi)容新穎，理論聯(lián)系實(shí)際，章節(jié)結(jié)構(gòu)合理，前后知識(shí)點(diǎn)銜接流暢，適合于電氣類(lèi)、電子信息類(lèi)、自動(dòng)化類(lèi)、計(jì)算機(jī)類(lèi)各專(zhuān)業(yè)的學(xué)生選用。
本書(shū)在編寫(xiě)過(guò)程中，總結(jié)了多年來(lái)不同院校、不同專(zhuān)業(yè)EDA技術(shù)課程的教學(xué)經(jīng)驗(yàn)，借鑒了同類(lèi)教材的許多優(yōu)點(diǎn)，力求在內(nèi)容、結(jié)構(gòu)、理論教學(xué)與實(shí)踐教學(xué)等方面充分體現(xiàn)應(yīng)用型本科院校學(xué)生實(shí)踐動(dòng)手能力培養(yǎng)以及卓越工程師教育培養(yǎng)計(jì)劃的實(shí)施的特點(diǎn)。與同類(lèi)教材相比，本書(shū)具有以下特點(diǎn)：
1)在介紹VHDL基本語(yǔ)法時(shí)，從基本結(jié)構(gòu)、數(shù)據(jù)類(lèi)型、基本語(yǔ)句到可用資源(庫(kù))以及子程序，由簡(jiǎn)單到復(fù)雜，并對(duì)常用的基本邏輯單元進(jìn)行了VHDL的描述和仿真，有利于知識(shí)的進(jìn)一步消化。
2)編譯環(huán)境基礎(chǔ)知識(shí)的介紹循序漸進(jìn)，激發(fā)學(xué)生的學(xué)習(xí)興趣，使學(xué)生的學(xué)習(xí)由被動(dòng)變?yōu)橹鲃?dòng)，提高學(xué)生的動(dòng)手能力。實(shí)驗(yàn)自成一章，結(jié)合自行開(kāi)發(fā)的實(shí)驗(yàn)板，使學(xué)生能夠較好地和硬件知識(shí)聯(lián)系在一起，有助于學(xué)生將來(lái)從事產(chǎn)品設(shè)計(jì)和應(yīng)用，省去再選擇實(shí)驗(yàn)教材的麻煩。
3)EDA技術(shù)的應(yīng)用實(shí)例都來(lái)源于工程或者電子設(shè)計(jì)競(jìng)賽的內(nèi)容，能有效地培養(yǎng)學(xué)生分析問(wèn)題和解決問(wèn)題的能力。
本書(shū)由孫宏國(guó)、周磊、陸廣平編著，并由孫宏國(guó)負(fù)責(zé)統(tǒng)稿。具體分工為：第1~3章由孫宏國(guó)編寫(xiě)，第4、5章由周磊編寫(xiě)，第6章由孫宏國(guó)和陸廣平共同編寫(xiě)，陸廣平還對(duì)部分習(xí)題進(jìn)行了修訂。本書(shū)得到了鹽城工學(xué)院教材出版基金的資助。本書(shū)初稿在校內(nèi)使用時(shí)許多老師提出了寶貴的意見(jiàn)和建議，在此表示衷心的感謝。
本書(shū)在編寫(xiě)的過(guò)程中，參考了許多文獻(xiàn)資料，對(duì)這些資料的作者一并在此表示感謝。
由于編者水平有限，不足之處在所難免，敬請(qǐng)各位讀者批評(píng)指正。
編者郵箱：sunhg@ycit.edu.cn
作者
目錄前言
第1章EDA技術(shù)概述1
1.1EDA技術(shù)的含義1
1.2EDA技術(shù)的發(fā)展歷程1
1.3EDA技術(shù)的主要內(nèi)容2
1.4EDA軟件系統(tǒng)的構(gòu)成4
1.5EDA的工程設(shè)計(jì)流程6
1.6數(shù)字系統(tǒng)的設(shè)計(jì)10
1.6.1數(shù)字系統(tǒng)的設(shè)計(jì)模型10
1.6.2數(shù)字系統(tǒng)的設(shè)計(jì)方法10
1.6.3數(shù)字系統(tǒng)的設(shè)計(jì)準(zhǔn)則11
1.6.4數(shù)字系統(tǒng)的設(shè)計(jì)步驟12
習(xí)題13
第2章VHDL程序基礎(chǔ)14
2.1概述14
2.2VHDL程序的結(jié)構(gòu)15
2.2.1VHDL程序設(shè)計(jì)的基本單元15
2.2.2實(shí)體16
2.2.3構(gòu)造體18
2.2.4配置19
2.3VHDL設(shè)計(jì)資源21
2.3.1庫(kù)21
2.3.2包集合23
2.4VHDL要素24
2.4.1標(biāo)志符24
2.4.2數(shù)據(jù)對(duì)象25
2.4.3VHDL的數(shù)據(jù)類(lèi)型29
2.4.4VHDL運(yùn)算符36
2.4.5VHDL的屬性38
2.4.6常見(jiàn)錯(cuò)誤39
2.5VHDL的描述方式40
2.5.1行為描述40
2.5.2數(shù)據(jù)流描述41
2.5.3結(jié)構(gòu)描述42
2.6VHDL順序語(yǔ)句43
2.6.1賦值語(yǔ)句43
2.6.2轉(zhuǎn)向控制語(yǔ)句45
2.6.3等待語(yǔ)句51
2.6.4子程序調(diào)用語(yǔ)句52
2.6.5返回語(yǔ)句52
2.6.6空操作語(yǔ)句53
2.6.7其他語(yǔ)句53
2.7VHDL并行語(yǔ)句55
2.7.1進(jìn)程語(yǔ)句56
2.7.2塊語(yǔ)句59
2.7.3并行信號(hào)賦值語(yǔ)句60
2.7.4并行過(guò)程調(diào)用語(yǔ)句62
2.7.5元件例化語(yǔ)句62
2.7.6生成語(yǔ)句66
2.8子程序69
2.8.1函數(shù)69
2.8.2重載函數(shù)71
2.8.3過(guò)程71
2.8.4重載過(guò)程73
習(xí)題73
第3章基本邏輯單元的VHDL
模型76
3.1組合邏輯電路設(shè)計(jì)76
3.1.1基本邏輯門(mén)電路76
3.1.2編碼器、譯碼器和數(shù)據(jù)選擇器77
3.1.3加法器82
3.1.4三態(tài)門(mén)及總線(xiàn)緩沖器83
3.1.5運(yùn)算電路86
3.2時(shí)序邏輯電路設(shè)計(jì)89
3.2.1觸發(fā)器89
3.2.2寄存器91
3.2.3計(jì)數(shù)器94
3.2.4分頻器99
3.2.5序列信號(hào)發(fā)生器和檢測(cè)器102
3.3存儲(chǔ)器106
3.3.1存儲(chǔ)器描述中的一些共性
問(wèn)題106
3.3.2只讀存儲(chǔ)器107
3.3.3隨機(jī)存儲(chǔ)器109
3.3.4堆棧110
3.4有限狀態(tài)機(jī)115
3.4.1有限狀態(tài)機(jī)的分類(lèi)116
3.4.2有限狀態(tài)機(jī)的應(yīng)用119
習(xí)題123
第4章Quartus Ⅱ與ModelSim軟件及
使用125
4.1半加器和全加器125
4.2半加器的實(shí)現(xiàn)與仿真125
4.2.1創(chuàng)建一個(gè)新工程126
4.2.2半加器設(shè)計(jì)130
4.2.3半加器的仿真136
4.2.4半加器的IP核輸入方式和
VHDL輸入方式143
4.3一位全加器設(shè)計(jì)148
4.3.1基本的輸入方式148
4.3.2全加器的仿真153
4.4ModelSim批處理155
習(xí)題157
第5章EDA技術(shù)工程應(yīng)用實(shí)例158
5.1跑馬燈SOPC實(shí)現(xiàn)158
5.1.1概述158
5.1.2片上RAM實(shí)現(xiàn)跑馬燈159
5.1.3外置并行Flash和SDRAM結(jié)構(gòu)
實(shí)現(xiàn)跑馬燈176
5.1.4外置串行EPCS和并行SDRAM結(jié)構(gòu)
實(shí)現(xiàn)跑馬燈183
5.2時(shí)間數(shù)字轉(zhuǎn)換器延時(shí)鏈的FPGA
實(shí)現(xiàn)188
5.2.1時(shí)序電路的建立和保持時(shí)間188
5.2.2TDC延時(shí)鏈的構(gòu)建189
5.2.3TDC延時(shí)鏈的時(shí)序約束及
時(shí)序分析195
5.2.4TDC延時(shí)鏈的SignalTap Ⅱ數(shù)據(jù)
采集199
習(xí)題201
第6章EDA技術(shù)實(shí)驗(yàn)202
6.1Quartus Ⅱ的使用202
6.27人表決器203
6.3格雷碼變換電路204
6.4BCD碼加法器205
6.54位全加器207
6.6英語(yǔ)字母顯示電路207
6.74位并行乘法器208
6.8設(shè)計(jì)基本觸發(fā)器210
6.9設(shè)計(jì)74LS160計(jì)數(shù)器功能模塊211
6.10步長(zhǎng)可變的加減計(jì)數(shù)器212
6.11可控脈沖發(fā)生器213
6.12正負(fù)脈寬數(shù)控調(diào)制信號(hào)發(fā)生器214
6.13序列檢測(cè)器214
6.144位移位乘法器215
6.15出租車(chē)計(jì)費(fèi)器217
6.16數(shù)字秒表218
6.17頻率計(jì)219
6.18交通燈控制器221
6.19數(shù)碼鎖223
6.20乒乓球游戲機(jī)224
參考文獻(xiàn)227
書(shū)單推薦
