前言
第1章 緒論
1．1 數(shù)字信號(hào)與模擬信號(hào)
1．2 數(shù)字電路與模擬電路
1．3 數(shù)字電路的特點(diǎn)
1．4 數(shù)字電路的發(fā)展
第2章 數(shù)制與編碼
2．1 數(shù)制
2．2 編碼
2．3 二進(jìn)制數(shù)的算術(shù)運(yùn)算
本章習(xí)題
第3章 邏輯代數(shù)基礎(chǔ)
3．1 邏輯代數(shù)的基本概念
3．2 邏輯代數(shù)的運(yùn)算及門電路
3．3 邏輯代數(shù)的基本公式及規(guī)則
3．4 邏輯函數(shù)的表示形式
3．5 邏輯函數(shù)的化簡(jiǎn)
本章習(xí)題
第4章 組合邏輯電路
4．1 數(shù)字集成電路簡(jiǎn)介
4．2 組合電路的分析
4．3 組合電路的設(shè)計(jì)
4．4 常用組合邏輯器件及其應(yīng)用
本章習(xí)題
第5章 觸發(fā)器
5．1 概述
5．2 基本RS觸發(fā)器
5．3 同步觸發(fā)器
5．4 主從觸發(fā)器
5．5 邊沿觸發(fā)器
5．6 不同類型時(shí)鐘觸發(fā)器之間的相互轉(zhuǎn)換
5．7 觸發(fā)器的脈沖工作特性
本章習(xí)題
第6章 時(shí)序邏輯電路
6．1 概述
6．2 同步時(shí)序邏輯電路的分析
6．3 常用時(shí)序邏輯電路
6．4 集成時(shí)序電路模塊
6．5 同步時(shí)序邏輯電路設(shè)計(jì)
6．6 隨機(jī)訪問(wèn)存儲(chǔ)器
本章習(xí)題
第7章 可編程邏輯器件
7．1 可編程邏輯器件概述
7．2 低密度可編程邏輯器件LD
7．3 CPLD的典型結(jié)構(gòu)和原理
7．4 FPGA的典型結(jié)構(gòu)和原理
本章習(xí)題
第8章 數(shù)模轉(zhuǎn)換與模數(shù)轉(zhuǎn)換
8．1 概述
8．2 D/A轉(zhuǎn)換
8．3 A/D轉(zhuǎn)換
本章習(xí)題
第9章 脈沖波形發(fā)生與整形電路
9．1 多諧振蕩電路
9．2 單穩(wěn)態(tài)電路
9．3 施密特電路
9．4 555定時(shí)器及其應(yīng)用
本章習(xí)題
第10章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
10．1 數(shù)字系統(tǒng)概述
10．2 數(shù)字系統(tǒng)的設(shè)計(jì)方法
10．3 VHDL語(yǔ)言
10．4 Quartusll軟件簡(jiǎn)介
本章習(xí)題
參考文獻(xiàn)