EDA技術(shù)應(yīng)用(Verilog語(yǔ)言版)/新世紀(jì)高職高專電子信息類課程規(guī)劃教材
定 價(jià):38.8 元
叢書(shū)名:新世紀(jì)高職高專電子信息類課程規(guī)劃教材
- 作者:新世紀(jì)高職高專教材編審委員會(huì),唐敏,劉淑英 編
- 出版時(shí)間:2018/8/1
- ISBN:9787568515344
- 出 版 社:大連理工大學(xué)出版社
- 中圖法分類:TN702.2
- 頁(yè)碼:202
- 紙張:膠版紙
- 版次:1
- 開(kāi)本:16開(kāi)
《EDA技術(shù)應(yīng)用(Verilog語(yǔ)言版)/新世紀(jì)高職高專電子信息類課程規(guī)劃教材》采用基于EDA技術(shù)項(xiàng)目開(kāi)發(fā)的課程教學(xué)模式,通過(guò)十個(gè)項(xiàng)目詳細(xì)介紹可編程邏輯器件的硬件結(jié)構(gòu)和開(kāi)發(fā)設(shè)計(jì)方法。通過(guò)項(xiàng)目教學(xué),學(xué)生將掌握EDA項(xiàng)目開(kāi)發(fā)的過(guò)程,不僅能夠完成課堂項(xiàng)目設(shè)計(jì)和實(shí)施,還能夠勝任EDA電子競(jìng)賽和工作的項(xiàng)目設(shè)計(jì)和實(shí)施,較好地體現(xiàn)了應(yīng)用型人才的培養(yǎng)需求。
本教材是新世紀(jì)高職高專教材編審委員會(huì)組編的電子信息類課程規(guī)劃教材之一。
本教材采用基于EDA技術(shù)項(xiàng)目開(kāi)發(fā)的課程教學(xué)模式,通過(guò)十個(gè)項(xiàng)目詳細(xì)介紹可編程邏輯器件的硬件結(jié)構(gòu)和開(kāi)發(fā)設(shè)計(jì)方法。通過(guò)項(xiàng)目教學(xué),學(xué)生將掌握EDA項(xiàng)目開(kāi)發(fā)的過(guò)程,不僅能夠完成課堂項(xiàng)目設(shè)計(jì)和實(shí)施,還能夠勝任EDA電子競(jìng)賽和工作的項(xiàng)目設(shè)計(jì)和實(shí)施,較好地體現(xiàn)了應(yīng)用型人才的培養(yǎng)需求。
本教材使用的軟件是QuartusⅡ集成開(kāi)發(fā)工具,具體內(nèi)容分為三個(gè)部分,共十個(gè)項(xiàng)目。
1.基礎(chǔ)項(xiàng)目:涵蓋EDA技術(shù)、常見(jiàn)可編程邏輯器件硬件結(jié)構(gòu)、QuartusⅡ軟件的使用步驟、Vcrilog HDL語(yǔ)言等基礎(chǔ)知識(shí),包括項(xiàng)目一和項(xiàng)目二。
項(xiàng)目一主要介紹EDA技術(shù)、常見(jiàn)可編程邏輯器件硬件結(jié)構(gòu)和QuartusⅡ軟件的使用步驟;項(xiàng)目二主要介紹VerilogHDL語(yǔ)言的基本組成、語(yǔ)言要素和描述語(yǔ)句。
通過(guò)上述兩個(gè)項(xiàng)目,不僅能夠掌握可編程邏輯器件的硬件結(jié)構(gòu),還能掌握Verilog HDL語(yǔ)言的基本語(yǔ)法。
2.電路應(yīng)用項(xiàng)目:涵蓋組合邏輯電路和時(shí)序邏輯電路的設(shè)計(jì),包括項(xiàng)目三和項(xiàng)目四。
項(xiàng)目三介紹數(shù)碼管顯示譯碼器的設(shè)計(jì);項(xiàng)目四介紹計(jì)數(shù)器的設(shè)計(jì)。
通過(guò)上述兩個(gè)項(xiàng)目,能夠掌握常見(jiàn)的組合邏輯電路和時(shí)序邏輯電路的設(shè)計(jì)與應(yīng)用。
3.系統(tǒng)應(yīng)用項(xiàng)目:涵蓋典型數(shù)字電路系統(tǒng)的設(shè)計(jì)與應(yīng)用,包括項(xiàng)目五至項(xiàng)目十。
項(xiàng)目五主要介紹使用有限狀態(tài)機(jī)設(shè)計(jì)數(shù)字電路系統(tǒng)的思路與方法;項(xiàng)目六主要介紹系統(tǒng)模塊化設(shè)計(jì)與編譯仿真的思路;項(xiàng)目七主要介紹使用Moore狀態(tài)機(jī)設(shè)計(jì)數(shù)字系統(tǒng)電路的思路與方法;項(xiàng)目八主要介紹使用Mealy狀態(tài)機(jī)設(shè)計(jì)數(shù)字系統(tǒng)電路的思路與方法;項(xiàng)目九主要介紹復(fù)雜數(shù)字電路系統(tǒng)設(shè)計(jì)思路以及兩種仿真方法;項(xiàng)目十主要介紹全國(guó)大學(xué)生電子設(shè)計(jì)大賽FPGA賽題的分析與實(shí)現(xiàn)。
通過(guò)上述六個(gè)項(xiàng)目,可以完成可控流水燈、數(shù)字時(shí)鐘、交通信號(hào)燈控制器、序列檢測(cè)器、數(shù)字頻率計(jì)和簡(jiǎn)易數(shù)字存儲(chǔ)示波器等典型項(xiàng)目的設(shè)計(jì),掌握EDA技術(shù)的項(xiàng)目開(kāi)發(fā)方法和設(shè)計(jì)建模思路。
本教材的十個(gè)項(xiàng)目均采用企業(yè)項(xiàng)目開(kāi)發(fā)流程來(lái)設(shè)計(jì),每個(gè)項(xiàng)目都可以單獨(dú)使用。書(shū)中詳細(xì)介紹了每個(gè)設(shè)計(jì)環(huán)節(jié)的設(shè)計(jì)內(nèi)容和設(shè)計(jì)思路,并給出詳細(xì)的設(shè)計(jì)成果,全部代碼均調(diào)試通過(guò)。本教材可以作為EDA技術(shù)開(kāi)發(fā)設(shè)計(jì)的入門手冊(cè)使用。
本教材具有以下特點(diǎn):
。1)按照軟件項(xiàng)目開(kāi)發(fā)的設(shè)計(jì)過(guò)程進(jìn)行編寫(xiě),采用項(xiàng)目開(kāi)發(fā)設(shè)計(jì)思想進(jìn)行教學(xué),使學(xué)生潛移默化地掌握軟件項(xiàng)目開(kāi)發(fā)的流程,具有EDA技術(shù)項(xiàng)目開(kāi)發(fā)的思路。
。2)項(xiàng)目設(shè)計(jì)過(guò)程講解詳細(xì),條理清晰,適合教師講授,易于學(xué)生閱讀。本教材采用的項(xiàng)目都有較強(qiáng)的實(shí)踐性,簡(jiǎn)單且易于實(shí)現(xiàn),便于在實(shí)踐中掌握相關(guān)的EDA技術(shù)和設(shè)計(jì)方法。
(3)項(xiàng)目中增加調(diào)試部分,列舉常見(jiàn)的故障現(xiàn)象,分析故障原因,提出故障解決方法,使學(xué)生具有數(shù)字電路系統(tǒng)調(diào)試能力。
本教材由大連職業(yè)技術(shù)學(xué)院唐敏和劉淑英任主編,負(fù)責(zé)全書(shū)的組織、統(tǒng)稿工作;由大連職業(yè)技術(shù)學(xué)院謝斌任副主編;大連職業(yè)技術(shù)學(xué)院王曉芳參與編寫(xiě)。具體分工如下:唐敏負(fù)責(zé)編寫(xiě)項(xiàng)目一、項(xiàng)目二、項(xiàng)目五至項(xiàng)目十,并負(fù)責(zé)制作與本教材配套的電子教案;劉淑英負(fù)責(zé)編寫(xiě)項(xiàng)目三和項(xiàng)目四的理論知識(shí)部分;謝斌負(fù)責(zé)編寫(xiě)項(xiàng)目三和項(xiàng)目四的設(shè)計(jì)、實(shí)施和調(diào)試部分,并協(xié)同制作電子教案;王曉芳負(fù)責(zé)編寫(xiě)項(xiàng)目三和項(xiàng)目四的習(xí)題部分。本教材由大連職業(yè)技術(shù)學(xué)院孟祥忠主審。
在本教材選題、撰寫(xiě)到出版的全過(guò)程中,編者得到大連職業(yè)技術(shù)學(xué)院領(lǐng)導(dǎo)及同事的大力支持,在此表示衷心的感謝!
由于作者水平有限,且全書(shū)撰寫(xiě)任務(wù)繁重,書(shū)中錯(cuò)漏之處在所難免,在此真誠(chéng)歡迎讀者多提寶貴意見(jiàn),以期不斷改進(jìn)。
項(xiàng)目一 全加器的設(shè)計(jì)
1.1 項(xiàng)目需求與分析
1.2 項(xiàng)目理論知識(shí)
1.2.1 EDA技術(shù)簡(jiǎn)介
1.2.2 可編程邏輯器件的硬件結(jié)構(gòu)
1.2.3 QuartusⅡ集成開(kāi)發(fā)環(huán)境
1.3 項(xiàng)目設(shè)計(jì)
1.3.1 全加器功能分析
1.3.2 全加器硬件設(shè)計(jì)
1.3.3 全加器軟件設(shè)計(jì)
1.4 項(xiàng)目實(shí)施與調(diào)試
1.4.1 全加器實(shí)施
1.4.2 全加器調(diào)試
1.5 項(xiàng)目總結(jié)與拓展
1.5.1 項(xiàng)目總結(jié)
1.5.2 項(xiàng)目拓展
項(xiàng)目二 數(shù)據(jù)選擇器的設(shè)計(jì)
2.1 項(xiàng)目需求與分析
2.2 項(xiàng)目理論知識(shí)
2.2.1 VerilogHDL語(yǔ)言的簡(jiǎn)介
2.2.2 VerilogHDL語(yǔ)言的基本組成
2.2.3 VerilogHDL語(yǔ)言的語(yǔ)言要素
2.2.4 VerilogHDL語(yǔ)言的描述語(yǔ)句
2.3 項(xiàng)目設(shè)計(jì)
2.3.1 數(shù)據(jù)選擇器功能分析
2.3.2 數(shù)據(jù)選擇器硬件設(shè)計(jì)
2.3.3 數(shù)據(jù)選擇器軟件設(shè)計(jì)
2.4 項(xiàng)目實(shí)施與調(diào)試
2.4.1 數(shù)據(jù)選擇器實(shí)施
2.4.2 數(shù)據(jù)選擇器調(diào)試
2.5 項(xiàng)目總結(jié)與拓展
2.5.1 項(xiàng)目總結(jié)
2.5.2 項(xiàng)目拓展
項(xiàng)目三 數(shù)碼顯示譯碼器的設(shè)計(jì)
3.1 項(xiàng)目需求與分析
3.2 項(xiàng)目理論知識(shí)
3.2.1 組合邏輯電路
3.2.2 門電路
3.2.3 運(yùn)算器
3.2.4 編碼器
3.2.5 譯碼器
3.2.6 數(shù)據(jù)選擇器
3.2.7 數(shù)據(jù)分配器
3.2.8 數(shù)值比較器
3.3 項(xiàng)目設(shè)計(jì)
3.3.1 數(shù)碼管顯示譯碼器功能分析
3.3.2 數(shù)碼管顯示譯碼器硬件設(shè)計(jì)
3.3.3 數(shù)碼管顯示譯碼器軟件設(shè)計(jì)
3.4 項(xiàng)目實(shí)施與調(diào)試
3.4.1 數(shù)碼管顯示譯碼器實(shí)施
……