本書共八章，包括數(shù)制與編碼、邏輯代數(shù)與邏輯函數(shù)化簡、集成邏輯門電路、組合邏輯電路、時(shí)序邏輯電路、脈沖波形的產(chǎn)生與變換、數(shù)/模與模/數(shù)轉(zhuǎn)換、半導(dǎo)體存儲(chǔ)器和可編程邏輯器件等。每章均有一定量的例題和練習(xí)題。
本書有較寬的適用面，既適用于高等學(xué)校工科計(jì)算機(jī)各專業(yè)本科生，也適用于其他相關(guān)專業(yè)的本科生、高等職業(yè)院校�？粕�，也可作為計(jì)算機(jī)專業(yè)和其他電子領(lǐng)域的工程技術(shù)人員的學(xué)習(xí)參考用書。
暫時(shí)沒有內(nèi)容
第一章 數(shù)制與編碼
1.1 數(shù)制
1.1.1 十進(jìn)制
1.1.2 二進(jìn)制
1.1.3 八進(jìn)制與十六進(jìn)制
1.1.4 各種數(shù)制之間的轉(zhuǎn)換
1.2 二進(jìn)制數(shù)的算術(shù)運(yùn)算
1.2.1 二進(jìn)制數(shù)的四則運(yùn)算
1.2.2 原碼、反碼及補(bǔ)碼
1.2.3 溢出及補(bǔ)碼運(yùn)算中溢出的判斷
1.3 常用的編碼
1.3.1 二-十進(jìn)制碼(BCD碼)
1.3.2 可靠性編碼
1.3.3 字符代碼
練習(xí)題 第一章 數(shù)制與編碼
1.1 數(shù)制
1.1.1 十進(jìn)制
1.1.2 二進(jìn)制
1.1.3 八進(jìn)制與十六進(jìn)制
1.1.4 各種數(shù)制之間的轉(zhuǎn)換
1.2 二進(jìn)制數(shù)的算術(shù)運(yùn)算
1.2.1 二進(jìn)制數(shù)的四則運(yùn)算
1.2.2 原碼、反碼及補(bǔ)碼
1.2.3 溢出及補(bǔ)碼運(yùn)算中溢出的判斷
1.3 常用的編碼
1.3.1 二-十進(jìn)制碼(BCD碼)
1.3.2 可靠性編碼
1.3.3 字符代碼
練習(xí)題
第二章 邏輯代數(shù)與邏輯函數(shù)化簡
2.1 基本概念
2.1.1 邏輯變量與邏輯函數(shù)
2.1.2 真值表
2.2 三種基本邏輯運(yùn)算
2.2.1 邏輯乘（“與”運(yùn)算）——AND
2.2.2 邏輯加（“或”運(yùn)算）——OR
2.2.3 邏輯非(NOT)
2.3 常用的復(fù)合邏輯
2.3.1 “與非”邏輯
2.3.2 “或非”邏輯
2.3.3 “與或非”邏輯
2.3.4 “異或”邏輯及“同或”邏輯
2.4 邏輯代數(shù)中常用的基本公式和法則
2.4.1 基本公式
2.4.2 基本法則
2.4.3 基本公式的應(yīng)用
2.5 邏輯函數(shù)的代數(shù)法化簡
2.5.1 邏輯函數(shù)與邏輯圖
2.5.2 邏輯函數(shù)的化簡原則
2.5.3 與或邏輯函數(shù)的化簡
2.6 卡諾圖化簡
2.6.1 卡諾圖化簡的基本原理
2.6.2 邏輯函數(shù)的標(biāo)準(zhǔn)式——最小項(xiàng)
2.6.3 卡諾圖的結(jié)構(gòu)
2.6.4 邏輯函數(shù)的卡諾圖表示法
2.6.5 相鄰最小項(xiàng)合并規(guī)律
2.6.6 與或邏輯的化簡
2.6.7 其他邏輯形式的化簡
2.6.8 無關(guān)項(xiàng)及其應(yīng)用
練習(xí)題
第三章 集成邏輯門電路
3.1 TTL集成邏輯門電路
3.2 CMOS集成邏輯門電路
3.3 邏輯門電路的特性與參數(shù)
3.3.1 傳輸特性
3.3.2 輸出高電平UOH、輸出低電平UOL
3.3.3 噪聲容限
3.3.4 傳輸延遲時(shí)間
3.3.5 功耗
3.3.6 延時(shí)—功耗積
3.3.7 扇入系數(shù)與扇出系數(shù)
3.4 開路門與三態(tài)門
3.4.1 開路門
3.4.2 三態(tài)門
3.5 集成邏輯門電路使用中的實(shí)際問題
3.5.1 接口電路
3.5.2 抗干擾措施
練習(xí)題
第四章 組合邏輯電路
4.1 組合邏輯電路的分析
4.2 組合邏輯電路的設(shè)計(jì)
4.3 常用中規(guī)模組合邏輯部件的原理和應(yīng)用
4.3.1 運(yùn)算電路
4.3.2 編碼器與譯碼器
4.3.3 數(shù)據(jù)選擇器與多路分配器
4.3.4 數(shù)字比較器
4.4 組合邏輯電路中的競爭與冒險(xiǎn)
4.4.1 競爭現(xiàn)象
4.4.2 冒險(xiǎn)現(xiàn)象
4.4.3 冒險(xiǎn)現(xiàn)象的判別
4.4.4 冒險(xiǎn)現(xiàn)象的消除
練習(xí)題
第五章 時(shí)序邏輯電路
5.1 時(shí)序邏輯電路概述
5.1.1 時(shí)序邏輯電路的特點(diǎn)
5.1.2 時(shí)序邏輯電路的分類
5.1.3 狀態(tài)表和狀態(tài)圖
5.2 觸發(fā)器
5.2.1 基本觸發(fā)器
5.2.2 集成觸發(fā)器
5.3 時(shí)序邏輯電路的分析
5.3.1 同步時(shí)序邏輯電路分析舉例
5.3.2 異步時(shí)序邏輯電路分析舉例
5.4 同步時(shí)序邏輯電路的設(shè)計(jì)
5.5 計(jì)數(shù)器
5.5.1 計(jì)數(shù)器的分類
5.5.2 集成計(jì)數(shù)器功能分析及其應(yīng)用
5.6 寄存器與移位寄存器
5.6.1 寄存器
5.6.2 移位寄存器
5.6.3 集成移位寄存器功能分析及其應(yīng)用
5.7 序列信號(hào)產(chǎn)生電路
5.7.1 序列信號(hào)產(chǎn)生電路的設(shè)計(jì)
5.7.2 序列信號(hào)產(chǎn)生電路的分析
練習(xí)題
第六章 脈沖波形的產(chǎn)生與變換
6.1 概述
6.2 555定時(shí)電路
6.2.1 基本組成
6.2.2 工作原理及功能表
6.3 單穩(wěn)態(tài)電路
6.3.1 電路組成
6.3.2 工作原理及波形計(jì)算
6.4 多諧振蕩器
6.4.1 電路組成
6.4.2 工作原理及波形計(jì)算
6.5 施密特電路
6.5.1 電路組成
6.5.2 工作原理
6.5.3 主要應(yīng)用
練習(xí)題
第七章 數(shù)/模與模/數(shù)轉(zhuǎn)換
7.1 DAC
7.1.1 DAC的基本概念
7.1.2 DAC的電路形式及工作原理
7.1.3 集成DAC
7.2 ADC
7.2.1 ADC的組成
7.2.2 ADC電路
7.2.3 ADC的主要技術(shù)指標(biāo)
7.2.4 集成ADC
練習(xí)題
第八章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件
8.1 半導(dǎo)體存儲(chǔ)器
8.1.1 只讀存儲(chǔ)器(ROM)
8.1.2 ROM在組合邏輯設(shè)計(jì)中的應(yīng)用
8.1.3 ROM的分類
8.1.4 隨機(jī)存取存儲(chǔ)器(RAM)
8.1.5 存儲(chǔ)器容量的擴(kuò)展
8.2 可編程邏輯器件PLD
8.2.1 PLD的電路簡介
8.2.2 PLD的開發(fā)
練習(xí)題
附錄一 常用邏輯符號(hào)對(duì)照表
附錄二 數(shù)字集成電路的型號(hào)命名法
參考文獻(xiàn)
書單推薦
