《模擬電路的ESD設(shè)計(jì)》首先介紹半導(dǎo)體結(jié)構(gòu)、集成標(biāo)準(zhǔn)及ESD器件、ESD箝位設(shè)計(jì)原理以及ESD防護(hù)網(wǎng)絡(luò)設(shè)計(jì)原理，在此基礎(chǔ)上介紹單通道模擬集成電路的ESD保護(hù)以及電源管理模擬集成電路的ESD保護(hù)，最后介紹系統(tǒng)的ESD保護(hù)以及系統(tǒng)對(duì)分立元件的ESD要求。
瓦西琴柯、西布柯夫譯著的《模擬電路的ESD設(shè)計(jì)》的目的，是幫助本領(lǐng)域的工作者們處理每天專業(yè)工作中遇到的模擬ESD設(shè)計(jì)問(wèn)題，并在所有層面解決問(wèn)題——從器件級(jí)ESD到集成自保護(hù)解決方案的實(shí)現(xiàn)。本書(shū)不僅用重要的實(shí)踐經(jīng)驗(yàn)和技術(shù)知識(shí)來(lái)“武裝”讀者，而且增加了仿真體驗(yàn)，這些體驗(yàn)可以使讀者借助Angstrom公司的混合仿真軟件DECIMMTM的簡(jiǎn)化版作進(jìn)一步的發(fā)展。
第1章 引言
1.1 ESD軟件工具Prism中的模擬及數(shù)字部分的內(nèi)容
1.2 重要的定義
1.2.1 ESD保護(hù)網(wǎng)絡(luò)
1.2.2 ESD箝位
1.2.3 最大限制的絕對(duì)值及脈沖SOA
1.2.4 ESD脈沖技術(shù)指標(biāo)
1.2.5 擊穿及不穩(wěn)定性
引言的DECIMM TM仿真例子
第2章 擊穿及注入情形下半導(dǎo)體結(jié)構(gòu)中的電導(dǎo)調(diào)制
2.1 重要的定義及限制
2.1.1 基本的半導(dǎo)體結(jié)構(gòu)
2.1.2 電導(dǎo)調(diào)制及負(fù)微分電阻
2.1.3 空間電流的不穩(wěn)定性、絲狀電流形成及抑制
2.1.4 快返回工作 第1章 引言
1.1 ESD軟件工具Prism中的模擬及數(shù)字部分的內(nèi)容
1.2 重要的定義
1.2.1 ESD保護(hù)網(wǎng)絡(luò)
1.2.2 ESD箝位
1.2.3 最大限制的絕對(duì)值及脈沖SOA
1.2.4 ESD脈沖技術(shù)指標(biāo)
1.2.5 擊穿及不穩(wěn)定性
引言的DECIMM TM仿真例子
第2章 擊穿及注入情形下半導(dǎo)體結(jié)構(gòu)中的電導(dǎo)調(diào)制
2.1 重要的定義及限制
2.1.1 基本的半導(dǎo)體結(jié)構(gòu)
2.1.2 電導(dǎo)調(diào)制及負(fù)微分電阻
2.1.3 空間電流的不穩(wěn)定性、絲狀電流形成及抑制
2.1.4 快返回工作
2.1.5 本章內(nèi)容的方法要點(diǎn)
2.2 反向偏置p—n結(jié)的雪崩擊穿
2 2.1 雪崩擊穿現(xiàn)象的解析描述
2.2.2 p+一p—n結(jié)構(gòu)中雪崩擊穿的數(shù)值分析
2.3 p—i—n結(jié)構(gòu)中的雙雪崩注入
2.3.1 效應(yīng)的解析描述
2 3.2 p—i—n二極管結(jié)構(gòu)的解析描述
2.4 si n+一n—n+二極管結(jié)構(gòu)中的雪崩注人
2.4.1 解析方法
2.4.2 仿真分析
2.5 n—p—n二極管結(jié)構(gòu)中電導(dǎo)調(diào)制的不穩(wěn)定性
2.5.1 浮置基區(qū)中的電導(dǎo)調(diào)制：=極管I作模式
2.6 三極管n—p—n結(jié)構(gòu)中的電導(dǎo)調(diào)制
2.6.1 基極接地UEB=O(BVCES)時(shí)的擊穿
2.6.2 發(fā)射極浮置IE=0時(shí)的情形
2.6.3 共發(fā)射極電路IB<0時(shí)的雪崩注入
2.6.4 共發(fā)射極電路正偏基極電流IB>0時(shí)的雪崩注入
2.6.5 共基極電路中的雪崩注入
2.7 PNP結(jié)構(gòu)中的雪崩注入
2.8 si p—n—p—n結(jié)構(gòu)中的雙注入
2.8.1 等效電路
2.8.2 p—n—p—n結(jié)構(gòu)中的電導(dǎo)調(diào)制仿真
2.9 有負(fù)微分電阻的半導(dǎo)體結(jié)構(gòu)中空間電流的不穩(wěn)定性現(xiàn)象
2.9.1 雪崩注入時(shí)絲狀電流的形成
2.9.2 雙雪崩注入電導(dǎo)調(diào)制中的絲狀電流效應(yīng)
2.9.3 雙注入情形中的電流絲效應(yīng)
2.10 小結(jié)
第2章的DEcIMM TM仿真例子
第3章 集成電路工藝技術(shù)的標(biāo)準(zhǔn)器件及ESD器件
3.1 集成電路工藝技術(shù)的ESD細(xì)節(jié)考慮
3.1.1 具有擴(kuò)展電壓元件的典型DGO CMOS工藝
3.1.2 BCD及BicMOs集成工藝流程的EsD細(xì)節(jié)考慮
3.2 ESD脈沖狀態(tài)的安全工作區(qū)
3.2.1 保持可靠性的sOA及電流不穩(wěn)定性范圍
3.2.2 EsD狀態(tài)的脈沖s0A
3.2.3 BCD工藝中典型器件的ESD SOA
3.2.4 ESD器件的不穩(wěn)定性范圍及SOA
3.2.5 ESD器件的物理限制、空間熱逸散
3.3 CMOs工藝中的低壓EsD器件
3.3.1 快返回NMOS”
3.3.2 FOX(TFO)ESD器件
3.3.3 LVTSCR和FOXSCR
3.3.4 低壓雪崩二極管
3.4 BJT工藝中的EsD器件
3.4.1 集成NPN BJT器件
3.4.2 雙極SCR
3.5 BcD及擴(kuò)展電壓CMOS工藝中的高壓ESD器件
3.5.1 LDMOS—SCR及DeMOS—SCR器件
3.5.2 橫向PNP Brr器件
3.5.3 高壓雪崩=極管
3.6 雙向器件
3.6.1 CMOS工藝中雙向器件結(jié)構(gòu)
3.6.2 高壓雙向器件
3.6.3 基于si—Ge NPN BJT結(jié)構(gòu)的雙向EsD器件
3.7 ESD二極管及無(wú)源元件
3.7.1 正向偏置ESD二極管
3.7.2 無(wú)源元件
3.8 小結(jié)
第3章的DEcIMMTM仿真例子
第4章 ESD箝位
4.1 有源NM0s箝位
4.2 具有內(nèi)部阻擋結(jié)參考或dV/dt導(dǎo)通的低壓箝位
4.2.1 快返回NMOS箝住
4.2.2 瞬態(tài)觸發(fā)PMOS箝住
4.2.3 10V FOX快返回器件
4.2.4 LVTscR及FOx—scR箝位
4.2.5 高保持電壓的LvTsCR箝住
4.2.6 SCR箝住中的觸發(fā)特性控制
4.3 ESD箝位中的電壓和電流參考
4.3.1 BiCMOS工藝中的低壓箝位
4.3 2 具有電壓參考的NPN箝位
4.4 高壓ESD器件
4.4.1 具有內(nèi)部阻擋結(jié)參考的20V NPN
4.4.2 具有外部橫向雪崩二極管參考的NPN箝住
4.4.3 基于scR的高壓箝位
4.4.4 橫向IJPNP箝位
4.4.5 混合器件一電路雙模式方法
4.5 自保護(hù)概念.
4.5.1 器件級(jí)自保護(hù)
4.5.2 陣列級(jí)自保護(hù)
4.6 超高壓電路的EsD保護(hù)
4.7 小結(jié)
第4章的DEcIMMTM仿真例子
第5章 ESD網(wǎng)絡(luò)設(shè)計(jì)原理
5.1 基于軌道的ESD保護(hù)網(wǎng)絡(luò)
5.1.1 基于軌道和局部的ESD保護(hù)
5.1.2 采用快返回箝位基于軌道的ESD保護(hù)
5.1.3 采用有源箝住基于軌道的ESD保護(hù)
5.1.4 BicMOs工藝中有源箝位設(shè)計(jì)的細(xì)節(jié)考慮
5.1.5 雙極差分輸入保護(hù)
5.1.6 雙極輸出保護(hù)
5.1.7 CMOS輸入和輸出保護(hù)
5.1.8 陣列級(jí)的考慮
5.1.9 二級(jí)保護(hù)的概念
5.2 基于局部箝位的ESD保護(hù)網(wǎng)絡(luò)
5.2.1 局部ESD保護(hù)
5.2.2 串行數(shù)據(jù)線引腳情形研究
5.2.3 EEPROM中擦除引腳的保護(hù)
5.2.4 內(nèi)部引腳的局部保護(hù)
5.2.5 高速I／0引腳的局部保護(hù)
5.3 多電壓域的ESD網(wǎng)絡(luò)
5.3.1 多電壓域
5.3.2 具有單一有源箝位網(wǎng)絡(luò)的多電壓域保護(hù)
5.3.3 差分輸入局部雙向ESD保護(hù)
5.4 具有EsD緊密模型的ESD網(wǎng)絡(luò)仿真
5.4.1 用于快返回NMOS及PMOS器件的緊密模型
5.4.2 快返回LVTSCR模型
5.4.3 擴(kuò)展電壓快返回緊密模型
5.4.4 高壓漏極開(kāi)路的電路分析
5.5 小結(jié)
第5章的DECIMM TM仿真例子
第6章 單通道模擬電路的ESD設(shè)計(jì)
6.1 放大器
6.1.1 放大器的產(chǎn)品系列及技術(shù)指標(biāo)
6.1.2 放大器的ESD解決方案
6.1.3 雙極輸出高壓音頻放大器
6.1.4 低壓放大器的雙極輸出保護(hù)
6.1.5 輸入保護(hù)
6.1.6 CMOS輸出
6.2 數(shù)一模轉(zhuǎn)換器和模一數(shù)轉(zhuǎn)換器
6.2.1 高速DAc的功能模塊
6.3 高速接口I／O引腳
6.3.1 接口類模擬產(chǎn)品
6.3.2 集成電路電纜放電事件的測(cè)試程序
6.3.3 滿足CDE要求的接口引腳ESD保護(hù)
6.4 小結(jié)
第6章的DEcIMMTM仿真例子
第7章 電源管理電路的ESD保護(hù)
7.1 電源管理產(chǎn)品
7.1.1 電源管理產(chǎn)品及EsD挑戰(zhàn)
7.1.2 集成的DC—DC轉(zhuǎn)換器及控制器
7.1.3 集成電源陣列
7.2 低壓電源電路ESD
7.2.1 低壓電源開(kāi)關(guān)模塊
7.2.2 陸壓DC—DC轉(zhuǎn)換囂
7.2.3 低壓開(kāi)關(guān)引腳的局部快返回保護(hù)
7.3 集成高壓調(diào)節(jié)器的EsD保護(hù)
7.3.1 集成異步降壓調(diào)節(jié)器
7.3.2 同步調(diào)節(jié)器
7.4 控制器
7.4.1 異步降壓一升壓(SEPIC)控制器
7.4.2 同步降壓控制器
7.5 光管理單元和LED驅(qū)動(dòng)器
7.5.1 模擬LED技術(shù)
7.5.2 LED驅(qū)動(dòng)器
7.5.3 光管理單元
7.6 其他例子的研究
7 6.1 電源陣列ESD箝住的相互作用
7.6.2 N型外延層N型外延層的瞬態(tài)閂鎖
7.6.3 高壓引腳保護(hù)的CDM
7.7 小結(jié)
第7章的DECIMMTM仿真例子
第8章 系統(tǒng)級(jí)和分立元件的EsD
8.1 系統(tǒng)級(jí)規(guī)范和標(biāo)準(zhǔn)
8.1.1 ESD魯棒系統(tǒng)的意義
8 1.2 系統(tǒng)級(jí)ESD脈沖及模型
8.1.3 系統(tǒng)級(jí)事件的瞬態(tài)問(wèn)鎖
8.1.4 系統(tǒng)級(jí)的保護(hù)元件
8.2 晶圓片人體金屬模型測(cè)量
8.2.1 晶圓片HMM測(cè)試儀及脈沖等效電路
8.2.2 HMMHBM元件的相關(guān)性
8.3 系統(tǒng)級(jí)引腳的片上設(shè)計(jì)
8.3.1 系統(tǒng)級(jí)保護(hù)的電路例子
8.4 熱交換及熱插拔
8.4.1 二級(jí)SCR ESD器件的概念
8.5 系統(tǒng)級(jí)封裝的保護(hù)
8.6 分立元件的EsD魯棒性
8.6.1 高可靠性系統(tǒng)中的分立元件
8.6.2 分立元件的ESD要求
8.6.3 有缺陷器件的基本數(shù)值分析及二晶體管模型
8.6.4 分立元件魯棒性的實(shí)驗(yàn)評(píng)估
8.7 小結(jié)
第8章的DEcIMMTM仿真例子
參考文獻(xiàn)
書(shū)單推薦
