第1章 數(shù)字和邏輯基礎(chǔ)
1.1 數(shù)字邏輯電路概述
1.1.1 模擬信號(hào)與數(shù)字信號(hào)
1.1.2 模擬電路與數(shù)字電路
1.1.3 數(shù)字信號(hào)參數(shù)
1.1.4 數(shù)字電路的基本功能及其應(yīng)用
1.2 數(shù)制、數(shù)制轉(zhuǎn)換和算術(shù)運(yùn)算簡(jiǎn)介
1.2.1 十進(jìn)制數(shù)
1.2.2 二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)
1.2.3 不同進(jìn)制數(shù)間相互轉(zhuǎn)換
1.2.4 符號(hào)數(shù)的表示方法
1.2.5 多位二進(jìn)制數(shù)的運(yùn)算
1.3 常用碼制
1.3.1 數(shù)字編碼
1.3.2 可靠性編碼

第1章 數(shù)字和邏輯基礎(chǔ)
1.1 數(shù)字邏輯電路概述
1.1.1 模擬信號(hào)與數(shù)字信號(hào)
1.1.2 模擬電路與數(shù)字電路
1.1.3 數(shù)字信號(hào)參數(shù)
1.1.4 數(shù)字電路的基本功能及其應(yīng)用
1.2 數(shù)制、數(shù)制轉(zhuǎn)換和算術(shù)運(yùn)算簡(jiǎn)介
1.2.1 十進(jìn)制數(shù)
1.2.2 二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)
1.2.3 不同進(jìn)制數(shù)間相互轉(zhuǎn)換
1.2.4 符號(hào)數(shù)的表示方法
1.2.5 多位二進(jìn)制數(shù)的運(yùn)算
1.3 常用碼制
1.3.1 數(shù)字編碼
1.3.2 可靠性編碼
1.3.3 信息交換代碼
1.4 邏輯代數(shù)基礎(chǔ)
1.4.1 基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算
1.4.2 基本公式和常用公式
1.4.3 基本規(guī)則
1.5 邏輯函數(shù)的幾種常用描述方法及相互間的轉(zhuǎn)換
1.5.1 邏輯函數(shù)的幾種常用描述方法
1.5.2 不同描述方法之間的轉(zhuǎn)換
1.5.3 邏輯函數(shù)的建立及其描述
1.6 邏輯函數(shù)的化簡(jiǎn)
1.6.1 邏輯函數(shù)的最簡(jiǎn)形式和最簡(jiǎn)標(biāo)準(zhǔn)
1.6.2 邏輯函數(shù)的公式化簡(jiǎn)法
1.6.3 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
1.6.4 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
1.6.5 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)法
1.6.6 多輸出變量的卡諾圖化簡(jiǎn)法 習(xí)題
第2章 門電路
2.1 引言與概述
2.1.1 引言
2.1.2 概述
2.2 半導(dǎo)體二極管的開(kāi)關(guān)特性
2.3 半導(dǎo)體三極管的開(kāi)關(guān)特性
2.3.1 雙極型三極管的結(jié)構(gòu)
2.3.2 雙極型三極管的輸入特性和輸出特性
2.3.3 雙極型三極管的開(kāi)關(guān)等效電路
2.3.4 簡(jiǎn)單雙極型三極管開(kāi)關(guān)電路
2.3.5 雙極型三極管的動(dòng)態(tài)開(kāi)關(guān)特性
2.4 場(chǎng)效應(yīng)管（MOS管）的開(kāi)關(guān)特性
2.4.1 MOS管的結(jié)構(gòu)
2.4.2 MOS管的輸入特性和輸出特性
2.4.3 MOS管的開(kāi)關(guān)等效電路
2.4.4 MOS管的基本開(kāi)關(guān)電路
2.4.5 MOS管的4種類型
2.5 最簡(jiǎn)單的與、或、非門電路
2.5.1 二極管與門
2.5.2 二極管或門
2.5.3 三極管非門
2.6 TTL集成門電路
2.6.1 TTL反相器的電路結(jié)構(gòu)和工作原理
2.6.2 TTL反相器的靜態(tài)輸入特性和輸出特性
2.6.3 TTL反相器的動(dòng)態(tài)特性
2.6.4 其他類型的TTL門電路
2.6.5 TTL電路的改進(jìn)系列簡(jiǎn)介
2.7 其他類型的雙極型數(shù)字集成電路簡(jiǎn)介
2.7.1 ECL電路
2.7.2 I2L電路
2.8 CMOS門電路
2.8.1 CMOS反相器的工作原理
2.8.2 CMOS反相器的靜態(tài)輸入特性和輸出特性
2.8.3 CMOS反相器的動(dòng)態(tài)特性
2.8.4 其他類型的CMOS門電路
2.8.5 改進(jìn)的CMOS門電路
2.8.6 CMOS電路的正確使用
2.9 其他類型的MOS集成電路
習(xí)題
第3章 組合邏輯電路
3.1 概述
3.2 組合邏輯電路的分析與設(shè)計(jì)
3.2.1 組合邏輯電路的分析
3.2.2 組合邏輯電路的設(shè)計(jì)
3.3 常用中規(guī)模集成組合邏輯電路
3.3.1 編碼器
3.3.2 譯碼器
3.3.3 數(shù)據(jù)選擇器
3.3.4 數(shù)據(jù)分配器
3.3.5 數(shù)值比較器
3.3.6 加法器
3.4 組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
3.4.1 競(jìng)爭(zhēng)冒險(xiǎn)的概念與原因分析
3.4.2 冒險(xiǎn)現(xiàn)象的判別方法
3.4.3 冒險(xiǎn)現(xiàn)象的消除方法
習(xí)題
第4章 觸發(fā)器
4.1 概述
4.2 基本RS觸發(fā)器
4.2.1 用與非門組成的基本RS觸發(fā)器
4.2.2 用或非門組成的基本RS觸發(fā)器
4.3 同步觸發(fā)器
4.3.1 同步RS觸發(fā)器
4.3.2 同步D觸發(fā)器
4.4 邊沿觸發(fā)器
4.4.1 邊沿D觸發(fā)器
4.4.2 邊沿JK觸發(fā)器
4.5 觸發(fā)器的功能分類、功能表示方法
及轉(zhuǎn)換
4.6 觸發(fā)器的電氣特性
4.6.1 靜態(tài)特性
4.6.2 動(dòng)態(tài)特性
4.7 本章小結(jié)
習(xí)題
第5章 時(shí)序邏輯電路
5.1 概述
5.1.1 時(shí)序邏輯電路的組成
5.1.2 時(shí)序邏輯電路的分類
5.1.3 時(shí)序邏輯電路功能的描述方法
5.2 時(shí)序邏輯電路的分析
5.2.1 時(shí)序邏輯電路的分析方法
5.2.2 同步時(shí)序邏輯電路的分析舉例
5.2.3 異步時(shí)序邏輯電路的分析舉例
5.3 寄存器
5.3.1 數(shù)碼寄存器
5.3.2 移位寄存器
5.4 計(jì)數(shù)器
5.4.1 二進(jìn)制計(jì)數(shù)器
5.4.2 十進(jìn)制計(jì)數(shù)器
5.4.3 任意進(jìn)制計(jì)數(shù)器
5.5 序列信號(hào)的產(chǎn)生與檢測(cè)
5.5.1 序列信號(hào)發(fā)生器
5.5.2 序列信號(hào)檢測(cè)器
5.6 順序脈沖發(fā)生器
5.6.1 計(jì)數(shù)型順序脈沖發(fā)生器
5.6.2 移位型順序脈沖發(fā)生器
5.7 1bit讀/寫存儲(chǔ)器
5.8 時(shí)序邏輯電路的設(shè)計(jì)
5.8.1 同步時(shí)序邏輯電路的設(shè)計(jì)
5.8.2 異步時(shí)序邏輯電路的設(shè)計(jì)
5.9 時(shí)序邏輯模塊之間的時(shí)鐘處理技術(shù)
5.9.1 異步時(shí)鐘的同步化技術(shù)
5.9.2 同步時(shí)鐘的串行化技術(shù)
5.10 本章小結(jié)
習(xí)題
第6章 脈沖波形的產(chǎn)生和整形
6.1 概述
6.2 單穩(wěn)態(tài)電路
6.2.1 用門電路或觸發(fā)器組成的單穩(wěn)態(tài)電路
6.2.2 集成單穩(wěn)態(tài)電路
6.2.3 單穩(wěn)態(tài)電路的應(yīng)用
6.3 施密特觸發(fā)器
6.3.1 由門電路組成的施密特觸發(fā)器
6.3.2 集成施密特觸發(fā)器
6.3.3 施密特觸發(fā)器的應(yīng)用
6.4 自激多諧振蕩器
6.4.1 由門電路組成的多諧振蕩器
6.4.2 環(huán)形振蕩器
6.4.3 由施密特觸發(fā)器構(gòu)成的多諧振蕩器
6.4.4 石英晶體多諧振蕩器
6.5 555定時(shí)器的原理和應(yīng)用
6.5.1 555定時(shí)器原理
6.5.2 用555定時(shí)器構(gòu)成施密特觸發(fā)器
6.5.3 用555定時(shí)器構(gòu)成單穩(wěn)態(tài)電路
6.5.4 用555定時(shí)器構(gòu)成多諧振蕩器
習(xí)題
第7章 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換電路
7.1 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換基本概念
7.1.1 數(shù)模轉(zhuǎn)換器的基本工作原理
7.1.2 模數(shù)轉(zhuǎn)換器的基本工作原理
7.1.3 數(shù)模轉(zhuǎn)換的主要技術(shù)指標(biāo)
7.1.4 模數(shù)轉(zhuǎn)換的主要技術(shù)指標(biāo)
7.2 數(shù)模轉(zhuǎn)換電路
7.2.1 權(quán)電阻網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換工作原理
7.2.2 權(quán)電流網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換工作原理
7.2.3 R-2R電阻網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換工作原理
7.2.4 PWM型數(shù)模轉(zhuǎn)換器工作原理
7.2.5 集成數(shù)模轉(zhuǎn)換器介紹
7.2.6 數(shù)模轉(zhuǎn)換的簡(jiǎn)單應(yīng)用
7.3 模數(shù)轉(zhuǎn)換電路
7.3.1 數(shù)據(jù)采集系統(tǒng)的一般構(gòu)成方式
7.3.2 采樣保持器的工作原理
7.3.3 模擬多路開(kāi)關(guān)的工作原理
7.3.4 幾種典型模數(shù)轉(zhuǎn)換器及實(shí)際器件介紹
7.4 本章小結(jié)
習(xí)題
第8章 半導(dǎo)體存儲(chǔ)器
8.1 半導(dǎo)體存儲(chǔ)器概述
8.2 只讀存儲(chǔ)器
8.2.1 掩模只讀存儲(chǔ)器
8.2.2 一次可編程只讀存儲(chǔ)器（PROM）
8.2.3 高壓編程紫外線可擦除的多次可編程只讀存儲(chǔ)器
8.2.4 電擦除的多次可編程只讀存儲(chǔ)器
8.2.5 閃速只讀存儲(chǔ)器
8.2.6 ROM應(yīng)用舉例
8.3 隨機(jī)存取存儲(chǔ)器
8.3.1 RAM的基本結(jié)構(gòu)
8.3.2 靜態(tài)RAM
8.3.3 動(dòng)態(tài)RAM
8.3.4 雙口RAM
8.3.5 鐵電存儲(chǔ)器
8.4 順序存取存儲(chǔ)器
8.4.1 順序存取存儲(chǔ)器的基本結(jié)構(gòu)和工作原理
8.4.2 順序存取存儲(chǔ)器中的動(dòng)態(tài)MOS移位寄存器
8.4.3 電荷耦合器件移位寄存器
8.4.4 順序存取存儲(chǔ)器的應(yīng)用介紹
8.5 存儲(chǔ)器容量的擴(kuò)展
8.5.1 存儲(chǔ)器的位擴(kuò)展
8.5.2 存儲(chǔ)器的字?jǐn)U展
8.5.3 單片機(jī)系統(tǒng)中常用的存儲(chǔ)器擴(kuò)展技術(shù)
8.6 ROM和RAM綜合應(yīng)用舉例
8.6.1 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)
8.6.2 用存儲(chǔ)器實(shí)現(xiàn)時(shí)序邏輯功能
8.7 本章小結(jié)
習(xí)題
第9章 可編程邏輯器件簡(jiǎn)介
9.1 電子器件分類和可編程邏輯器件概述
9.1.1 電子器件分類
9.1.2 可編程邏輯器件概述
9.1.3 本章內(nèi)容與EDA技術(shù)的關(guān)系
9.2 可編程邏輯器件
9.2.1 PLD的基本結(jié)構(gòu)、表示方法
9.2.2 作為可編程邏輯器件使用的只讀存儲(chǔ)器（PROM）
9.2.3 可編程邏輯陣列（PLA）
9.2.4 可編程陣列邏輯（PAL）
9.2.5 通用可編程邏輯器件（GAL）
9.3 復(fù)雜可編程邏輯器件（CPLD）簡(jiǎn)介
9.3.1 復(fù)雜可編程邏輯器件概述
9.3.2 現(xiàn)場(chǎng)可編程門陣列（FPGA）
9.3.3 復(fù)雜可編程邏輯器件（CPLD）
9.3.4 常用FPGA和CPLD器件及其廠家介紹
9.4 在系統(tǒng)編程技術(shù)和可編程邏輯器件
9.4.1 在系統(tǒng)可編程概念和ISP技術(shù)特點(diǎn)
9.4.2 ISP邏輯器件分類
9.4.3 在系統(tǒng)編程原理及方式
9.4.4 isp-PLD的開(kāi)發(fā)工具
9.5 EDA技術(shù)
9.5.1 硬件描述語(yǔ)言介紹
9.5.2 常用EDA工具
9.6 本章小結(jié)
習(xí)題
第10章 數(shù)字邏輯電路簡(jiǎn)單應(yīng)用與知識(shí)擴(kuò)展
10.0 本章引言
10.1 與門（與非門）和或門（或非門）的應(yīng)用基礎(chǔ)
10.2 與門（與非門）和或門（或非門）的應(yīng)用擴(kuò)展
10.2.1 門控、選通、片選和使能
10.2.2 邏輯閘門在電子計(jì)數(shù)器（頻率計(jì)）中的應(yīng)用
10.2.3 邏輯閘門在單片機(jī)中的應(yīng)用
10.3 1線-2線譯碼器和雙緩沖功能
10.4 多路開(kāi)關(guān)與程控的概念及多功能器件舉例
10.4.1 多路開(kāi)關(guān)原理及畫(huà)法演變
10.4.2 多路開(kāi)關(guān)的應(yīng)用
10.5 異或門的應(yīng)用
10.5.1 異或門完成算術(shù)加法（本位加）運(yùn)算
10.5.2 異或門作極性控制調(diào)節(jié)作用
10.5.3 異或門作奇偶校驗(yàn)用
10.5.4 異或門作符合門用
10.5.5 異或門的邊沿檢測(cè)作用
10.5.6 異或門完成倍頻功能
10.5.7 異或門構(gòu)成的移頻鍵控電路
10.5.8 異或門構(gòu)成的交流電過(guò)零檢測(cè)電路
10.5.9 異或門構(gòu)成的鑒相電路
10.5.10 異或門在液晶顯示驅(qū)動(dòng)控制中的應(yīng)用
10.6 符合門（一致門）及其應(yīng)用
10.6.1 符合門在密碼鎖中的應(yīng)用
10.6.2 符合門在某些板卡式總線中的應(yīng)用
10.6.3 符合門的實(shí)現(xiàn)方法
10.6.4 符合門的其他應(yīng)用
10.7 計(jì)數(shù)器知識(shí)的擴(kuò)展——時(shí)序狀態(tài)機(jī)
10.8 邏輯器件的輸出形式
10.9 OC（OD）門的應(yīng)用
10.9.1 不同邏輯電平接口電路
10.9.2 OC門或OD門作驅(qū)動(dòng)器用以及各種驅(qū)動(dòng)器
10.10 長(zhǎng)線或容性負(fù)載的驅(qū)動(dòng)方法及驅(qū)動(dòng)器件
10.10.1 OC門（或OD門）驅(qū)動(dòng)容性負(fù)載時(shí)的不足之處與圖騰柱式的驅(qū)動(dòng)優(yōu)點(diǎn)
10.10.2 長(zhǎng)線驅(qū)動(dòng)和通信線路驅(qū)動(dòng)的特點(diǎn)、驅(qū)動(dòng)器件與應(yīng)用舉例
10.10.3 功率器件的基極或門極驅(qū)動(dòng)的特點(diǎn)、驅(qū)動(dòng)器件與應(yīng)用舉例
參考文獻(xiàn)