目錄
前言
第1章 數(shù)制轉(zhuǎn)換與編碼 1
1.1 二進(jìn)制數(shù) 1
1.1.1 為什么使用二進(jìn)制數(shù) 1
1.1.2 二進(jìn)制數(shù)的組成、轉(zhuǎn)換與算術(shù)運(yùn)算 2
1.2 常用的編碼 6
小結(jié) 7
思考題 8
習(xí)題 8
第2章 邏輯門(mén)與邏輯代數(shù)基礎(chǔ) 9
2.1 邏輯描述 9
2.2 基本邏輯門(mén)功能概述 9
2.3 邏輯代數(shù)基本定律與公式 15
2.3.1 基本定律 15
2.3.2 基本公式 16
2.3.3 基本定理 18
2.4 標(biāo)準(zhǔn)邏輯函數(shù)式 21
2.5 代數(shù)法化簡(jiǎn)函數(shù)式 22
2.6 卡諾圖 24
2.6.1 畫(huà)卡諾圖 24
2.6.2 用卡諾圖化簡(jiǎn)“與或”函數(shù)式 26
2.6.3 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)化簡(jiǎn) 28
2.7 邏輯電路圖、函數(shù)式與真值表之間的轉(zhuǎn)換 29
2.8 與非門(mén)和或非門(mén) 32
小結(jié) 33
思考題 33
習(xí)題 33
第3章 門(mén)電路 36
3.1 數(shù)字邏輯信號(hào) 36
3.2 CMOS門(mén)電路 36
3.2.1 MOS晶體管 36
3.2.2 基本CMOS非門(mén) 37
3.2.3 CMOS與非門(mén)和或非門(mén) 38
3.3 74HC系列門(mén)電路的電特性 39
3.3.1 74HC系列門(mén)電路的極限電參數(shù) 39
3.3.2 74HC系列門(mén)電路的推薦工作條件 40
3.3.3 74HC系列門(mén)電路的靜態(tài)電特性 41
3.3.4 74HC系列門(mén)電路的動(dòng)態(tài)特性 46
3.4 其他類(lèi)型的CMOS電路 48
3.5 常用的CMOS門(mén)電路系列 53
3.6 低電壓CMOS器件 55
3.7 分立元件門(mén)電路 57
3.7.1 二極管與二極管邏輯門(mén) 57
3.7.2 雙極性三極管 58
3.7.3 三極管非門(mén) 59
3.8 標(biāo)準(zhǔn)TTL門(mén)電路 60
3.9 74LS系列門(mén)電路 63
3.9.1 74LS系列門(mén)電路基本工作原理 63
3.9.2 74LS系列門(mén)電路電特性 66
3.10 常用的74TTL系列門(mén)電路 70
3.11 在數(shù)字電路設(shè)計(jì)中使用不同系列的芯片 71
3.12 正確使用門(mén)電路 73
3.13 數(shù)字電路的封裝 75
小結(jié) 76
思考題 76
習(xí)題 77
第4章 組合邏輯電路 81
4.1 組合邏輯電路的一般問(wèn)題 81
4.2 組合電路分析 81
4.2.1 組合電路的邏輯功能分析 81
4.2.2 組合電路的波形分析 82
4.2.3 組合電路的延遲時(shí)間分析 83
4.2.4 組合電路的電特性分析 85
4.3 組合電路部件 87
4.3.1 編碼器 87
4.3.2 譯碼器 90
4.3.3 數(shù)據(jù)選擇器 96
4.3.4 數(shù)值比較器 99
4.3.5 加法器 101
4.3.6 奇偶校驗(yàn)電路 104
4.4 組合電路設(shè)計(jì) 105
4.4.1 組合電路的邏輯設(shè)計(jì)法 105
4.4.2 組合電路的直接設(shè)計(jì)法 109
4.5 組合電路的競(jìng)爭(zhēng)與冒險(xiǎn) 113
4.5.1 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象 113
4.5.2 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的消除 114
小結(jié) 115
思考題 115
習(xí)題 115
第5章 鎖存器與觸發(fā)器 119
5.1 概述 119
5.2 鎖存器 119
5.2.1 由三極管組成的SR雙穩(wěn)態(tài)電路 119
5.2.2 由或非門(mén)組成的SR鎖存器 121
5.2.3 由與非門(mén)組成的SR鎖存器 122
5.3 SR觸發(fā)器 123
5.4 D觸發(fā)器 125
5.4.1 電平觸發(fā)D觸發(fā)器 125
5.4.2 邊沿觸發(fā)的維阻結(jié)構(gòu)D觸發(fā)器 126
5.4.3 基于CMOS傳輸門(mén)的D觸發(fā)器 128
5.4.4 D觸發(fā)器的特性方程與狀態(tài)圖 129
5.5 JK觸發(fā)器 129
5.5.1 脈沖觸發(fā)JK觸發(fā)器 129
5.5.2 邊沿觸發(fā)JK觸發(fā)器 131
5.5.3 JK觸發(fā)器的特性方程與狀態(tài)圖 133
5.6 T觸發(fā)器 134
5.7 觸發(fā)器的電特性 134
5.7.1 74LS74的電特性 134
5.7.2 74HC74的電特性 136
5.8 鎖存器與觸發(fā)器電路分析 139
5.9 鎖存器與觸發(fā)器的應(yīng)用 142
小結(jié) 146
思考題 146
習(xí)題 147
第6章 時(shí)序電路分析與設(shè)計(jì) 152
6.1 概述 152
6.1.1 時(shí)序電路的組成 152
6.1.2 時(shí)序電路中的基本概念 153
6.1.3 描述時(shí)序電路的邏輯工具 153
6.2 同步時(shí)序電路的邏輯分析步驟與舉例 154
6.3 寄存器 157
6.3.1 寄存器 157
6.3.2 移位寄存器 159
6.4 計(jì)數(shù)器 166
6.4.1 異步計(jì)數(shù)器 167
6.4.2 同步計(jì)數(shù)器 172
6.4.3 使用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器 177
6.4.4 移位寄存器型計(jì)數(shù)器 180
6.4.5 計(jì)數(shù)器應(yīng)用 183
6.5 同步時(shí)序電路邏輯設(shè)計(jì) 187
6.5.1 設(shè)計(jì)步驟 187
6.5.2 設(shè)計(jì)舉例 188
6.6 時(shí)序電路直接設(shè)計(jì) 196
6.7 數(shù)字系統(tǒng)設(shè)計(jì) 199
6.7.1 數(shù)字系統(tǒng)的概念 199
6.7.2 數(shù)字系統(tǒng)的組成 200
6.7.3 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例 200
小結(jié) 211
思考題 211
習(xí)題 212
第7章 存儲(chǔ)器 218
7.1 只讀存儲(chǔ)器 218
7.1.1 只讀存儲(chǔ)器概述 218
7.1.2 不可寫(xiě)入數(shù)據(jù)的ROM 21 9
7.1.3 可寫(xiě)入數(shù)據(jù)的ROM 221
7.1.4 并行接口EPROM存儲(chǔ)器27256 226
7.1.5 二極管ROM實(shí)現(xiàn)數(shù)字電路 227
7.2 隨機(jī)存儲(chǔ)器 230
7.2.1 靜態(tài)隨機(jī)存儲(chǔ)器 231
7.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器 234
7.3 存儲(chǔ)器擴(kuò)展 235
7.3.1 位擴(kuò)展 235
7.3.2 字容量擴(kuò)展 235
7.4 存儲(chǔ)器使用舉例 236
7.5 單片機(jī)中的存儲(chǔ)器 238
7.5.1 51單片機(jī)的程序存儲(chǔ)器 238
7.5.2 51單片機(jī)的數(shù)據(jù)存儲(chǔ)器 238
小結(jié) 239
思考題 239
習(xí)題 240
第8章 可編程邏輯器件工作原理 241
8.1 現(xiàn)場(chǎng)可編程門(mén)陣列 241
8.1.1 現(xiàn)場(chǎng)可編程門(mén)陣列的工作原理 241
8.1.2 實(shí)際應(yīng)用的可編程門(mén)陣列器件 242
8.2 復(fù)雜可編程邏輯器件 249
8.2.1 復(fù)雜可編程邏輯器件的工作原理 249
8.2.2 實(shí)際的復(fù)雜可編程邏輯器件 250
8.3 其他可編程邏輯器件介紹 254
8.4 可編程邏輯器件的配置與編程 255
8.5 Cyclone器件最小系統(tǒng)電路 258
8.6 MAXⅡ器件最小系統(tǒng)電路 259
小結(jié) 261
思考題 261
習(xí)題 261
第9章 Verilog HDL 262
9.1 Verilog HDL基礎(chǔ) 262
9.1.1 Verilog HDL中的基本約定 262
9.1.2 數(shù)據(jù)類(lèi)型 263
9.1.3 運(yùn)算符 265
9.2 Verilog HDL中的描述 267
9.3 Verilog HDL中的分支語(yǔ)句 270
9.4 Verilog HDL中的結(jié)構(gòu)描述 271
9.5 Verilog HDL描述組合邏輯電路 271
9.6 Verilog HDL描述時(shí)序電路 272
9.7 Verilog HDL描述狀態(tài)機(jī) 274
9.8 一些Verilog HDL描述數(shù)字電路的例子 283
小結(jié) 288
思考題 288
習(xí)題 288
第10章 脈沖整形與產(chǎn)生電路 290
10.1 施密特觸發(fā)器 290
10.1.1 曲門(mén)電路組成的施密特觸發(fā)器 290
10.1.2 施密特觸發(fā)器的應(yīng)用 292
10.2 單穩(wěn)態(tài)觸發(fā)器 293
10.2.1 由門(mén)電路組成的單穩(wěn)態(tài)觸發(fā)器 293
10.2.2 集成單穩(wěn)態(tài)觸發(fā)器74121 297
10.3 多諧振蕩器 298
10.3.1 門(mén)電路組成的多諧振蕩器 298
10.3.2 施密特型多諧振蕩器 300
10.3.3 石英晶體振蕩器 301
10.4 定時(shí)器555及其應(yīng)用 303
10.4.1 定時(shí)器555的基本工作原理 303
10.4.2 定時(shí)器555組成施密特觸發(fā)器 304
10.4.3 定時(shí)器555組成單穩(wěn)態(tài)觸發(fā)器 305
10.4.4 定時(shí)器555組成多諧振蕩器 305
10.5 應(yīng)用電路舉例 306
小結(jié) 310
思考題 310
習(xí)題 310
第11章 數(shù)模與模數(shù)轉(zhuǎn)換器 312
11.1 數(shù)模轉(zhuǎn)換器 312
11.1.1 權(quán)電阻D/A轉(zhuǎn)換器 313
11.1.2 輸出電壓型R/2R電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 314
11.1.3 輸出電流型R/2R電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 316
11.1.4 電阻串型D/A轉(zhuǎn)換器 317
11.1.5 D/A轉(zhuǎn)換器的技術(shù)指標(biāo) 318
11.2 模數(shù)轉(zhuǎn)換器 321
11.2.1 并行A/D轉(zhuǎn)換器 321
11.2.2 流水線型A/D轉(zhuǎn)換器 322
11.2.3 雙斜率A/D轉(zhuǎn)換器 323
11.2.4 △一∑型A/D轉(zhuǎn)換器 325
11.2.5 逐次比較式A/D轉(zhuǎn)換器 327
11.2.6 A/D轉(zhuǎn)換器的技術(shù)指標(biāo) 328
小結(jié) 329
思考題 330
習(xí)題 330
第12章 數(shù)字外圍電路 333
12.1 常用的開(kāi)關(guān)量輸入電路 333
12.1.1 按鍵電路 333
12.1.2 光耦隔離輸入電路 336
12.2 LED顯示電路 339
12.3 數(shù)字驅(qū)動(dòng)電路 341
12.3.1 采用三極管或場(chǎng)效應(yīng)管驅(qū)動(dòng)繼電器 341
12.3.2 其他數(shù)字輸出接口電路 344
12.4 常用的數(shù)字實(shí)驗(yàn)電路 347
小結(jié) 348
思考題 348
習(xí)題 349
第13章 學(xué)習(xí)使用QUARTUSⅡ軟件 350
13.1 圖形輸入法設(shè)計(jì)數(shù)字電路 350
13.2 Verilog HDL輸入法 358
13.3 Verilog HDL設(shè)計(jì)數(shù)字系統(tǒng) 360
附錄 數(shù)字電路大型作業(yè)與數(shù)字電子產(chǎn)品開(kāi)發(fā) 364
F.1 大作業(yè)題目 364
F.2 大作業(yè)論文的寫(xiě)作 369
參考文獻(xiàn) 372