數(shù)字電路的FPGA設(shè)計與實現(xiàn)
定 價：45 元
- 作者：陳軍波，何青主編
- 出版時間：2024/8/1
- ISBN：9787121483394
- 出 版 社：電子工業(yè)出版社
- 中圖法分類：TN790.2
- 頁碼：216頁
- 紙張：
- 版次：1
- 開本：26cm
本書以Intel的QuartusPrime20。1為開發(fā)平臺，共安排了14個實驗，其中在第2章到第4章通過3個實驗來熟悉基于QuartusPrime和VerilogHDL的數(shù)字電路設(shè)計，然后在第5章到第14章中學(xué)習(xí)數(shù)字電路常用器件和時序邏輯的設(shè)計，第15章為數(shù)模和模數(shù)轉(zhuǎn)換實驗。所有實驗均詳細介紹了實驗內(nèi)容、實驗原理，并且都有詳細的步驟和源代碼，以確保讀者能夠順利完成。每章的最后都安排了一個任務(wù)，作為本章實驗的延申和拓展。本書中的程序均按照《VerilogHDL語言程序設(shè)計規(guī)范(LY-STD010-2019)》編寫。所有實驗均基于模塊化設(shè)計，這樣有利于將模塊應(yīng)用于不同的項目和產(chǎn)品中。本書配有豐富的資料包，包括數(shù)字電路開發(fā)系統(tǒng)原理圖、例程、軟件包，硬件包，以及配套的PPT、視頻等。這些資料會持續(xù)更新，下載鏈接可通過微信公眾號“卓越工程師培養(yǎng)系列”獲取。
第1章 數(shù)字電路開發(fā)平臺和工具 1
1.1 現(xiàn)代數(shù)字系統(tǒng)設(shè)計基礎(chǔ) 1
1.1.1 硬件描述語言 1
1.1.2 可編程邏輯器件 2
1.1.3 FPGA開發(fā)流程 2
1.2 數(shù)字系統(tǒng)設(shè)計的硬件平臺 4
1.2.1 EP4CE15F23C8N器件 4
1.2.2 Cyclone IV系列FPGA配置 4
1.2.3 FPGA高級開發(fā)系統(tǒng)的硬件資源 5
1.3 數(shù)字系統(tǒng)設(shè)計的軟件平臺 19
1.3.1 Quartus Prime的主要特點 19
1.3.2 Quartus Prime 20.1的安裝步驟 19
1.3.3 安裝USB Blaster驅(qū)動程序 24
1.3.4 配置ModelSim 29
1.4 Verilog HDL語法基礎(chǔ) 30
1.4.1 Verilog HDL模塊 30
1.4.2 標識符定義 31
1.4.3 邏輯值集合 31
1.4.4 常量 31
1.4.5 數(shù)據(jù)類型 32
1.4.6 運算符 33
1.4.7 常用語句 36
1.4.8 描述方法 40
1.5 基于FPGA高級開發(fā)系統(tǒng)可開展的
部分實驗 42
第2章 集成邏輯門電路功能測試 43
2.1 預(yù)備知識 43
2.2 實驗內(nèi)容 43
2.3 實驗步驟 45
本章任務(wù) 46
本章習(xí)題 47
第3章 基于原理圖的簡易數(shù)字系統(tǒng)設(shè)計 48
3.1 預(yù)備知識 48
3.2 實驗內(nèi)容 48
3.3 實驗步驟 49
本章任務(wù) 73
本章習(xí)題 73
第4章 基于HDL的簡易數(shù)字系統(tǒng)設(shè)計 74
第5章 編碼器設(shè)計 79
第6章 譯碼器設(shè)計 90
第7章 加法器設(shè)計 98
第8章 比較器設(shè)計 105
第9章 數(shù)據(jù)選擇器設(shè)計 114
第10章 觸發(fā)器設(shè)計 122
第11章 同步時序邏輯電路分析與設(shè)計 144
第12章 異步時序邏輯電路分析與設(shè)計 155
第13章 計數(shù)器設(shè)計 166
第14章 移位寄存器設(shè)計 182
第15章 數(shù)模與模數(shù)轉(zhuǎn)換 191
附錄A 數(shù)字電路FPGA設(shè)計常用引腳
約束 199
附錄B 《Verilog HDL程序設(shè)計規(guī)范
（LY-STD010-2019）》簡介 201
參考文獻 209
書單推薦
