數(shù)字電路的FPGA設(shè)計(jì)與實(shí)現(xiàn)
定 價(jià)：45 元
當(dāng)前圖書(shū)已被 4 所學(xué)校薦購(gòu)過(guò)！
查看明細(xì)
- 作者：陳軍波，何青主編
- 出版時(shí)間：2024/8/1
- ISBN：9787121483394
- 出 版 社：電子工業(yè)出版社
- 中圖法分類(lèi)：TN790.2
- 頁(yè)碼：216頁(yè)
- 紙張：
- 版次：1
- 開(kāi)本：26cm
本書(shū)以Intel的QuartusPrime20。1為開(kāi)發(fā)平臺(tái)，共安排了14個(gè)實(shí)驗(yàn)，其中在第2章到第4章通過(guò)3個(gè)實(shí)驗(yàn)來(lái)熟悉基于QuartusPrime和VerilogHDL的數(shù)字電路設(shè)計(jì)，然后在第5章到第14章中學(xué)習(xí)數(shù)字電路常用器件和時(shí)序邏輯的設(shè)計(jì)，第15章為數(shù)模和模數(shù)轉(zhuǎn)換實(shí)驗(yàn)。所有實(shí)驗(yàn)均詳細(xì)介紹了實(shí)驗(yàn)內(nèi)容、實(shí)驗(yàn)原理，并且都有詳細(xì)的步驟和源代碼，以確保讀者能夠順利完成。每章的最后都安排了一個(gè)任務(wù)，作為本章實(shí)驗(yàn)的延申和拓展。本書(shū)中的程序均按照《VerilogHDL語(yǔ)言程序設(shè)計(jì)規(guī)范(LY-STD010-2019)》編寫(xiě)。所有實(shí)驗(yàn)均基于模塊化設(shè)計(jì)，這樣有利于將模塊應(yīng)用于不同的項(xiàng)目和產(chǎn)品中。本書(shū)配有豐富的資料包，包括數(shù)字電路開(kāi)發(fā)系統(tǒng)原理圖、例程、軟件包，硬件包，以及配套的PPT、視頻等。這些資料會(huì)持續(xù)更新，下載鏈接可通過(guò)微信公眾號(hào)“卓越工程師培養(yǎng)系列”獲取。
第1章 數(shù)字電路開(kāi)發(fā)平臺(tái)和工具 1
1.1 現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 1
1.1.1 硬件描述語(yǔ)言 1
1.1.2 可編程邏輯器件 2
1.1.3 FPGA開(kāi)發(fā)流程 2
1.2 數(shù)字系統(tǒng)設(shè)計(jì)的硬件平臺(tái) 4
1.2.1 EP4CE15F23C8N器件 4
1.2.2 Cyclone IV系列FPGA配置 4
1.2.3 FPGA高級(jí)開(kāi)發(fā)系統(tǒng)的硬件資源 5
1.3 數(shù)字系統(tǒng)設(shè)計(jì)的軟件平臺(tái) 19
1.3.1 Quartus Prime的主要特點(diǎn) 19
1.3.2 Quartus Prime 20.1的安裝步驟 19
1.3.3 安裝USB Blaster驅(qū)動(dòng)程序 24
1.3.4 配置ModelSim 29
1.4 Verilog HDL語(yǔ)法基礎(chǔ) 30
1.4.1 Verilog HDL模塊 30
1.4.2 標(biāo)識(shí)符定義 31
1.4.3 邏輯值集合 31
1.4.4 常量 31
1.4.5 數(shù)據(jù)類(lèi)型 32
1.4.6 運(yùn)算符 33
1.4.7 常用語(yǔ)句 36
1.4.8 描述方法 40
1.5 基于FPGA高級(jí)開(kāi)發(fā)系統(tǒng)可開(kāi)展的
部分實(shí)驗(yàn) 42
第2章 集成邏輯門(mén)電路功能測(cè)試 43
2.1 預(yù)備知識(shí) 43
2.2 實(shí)驗(yàn)內(nèi)容 43
2.3 實(shí)驗(yàn)步驟 45
本章任務(wù) 46
本章習(xí)題 47
第3章 基于原理圖的簡(jiǎn)易數(shù)字系統(tǒng)設(shè)計(jì) 48
3.1 預(yù)備知識(shí) 48
3.2 實(shí)驗(yàn)內(nèi)容 48
3.3 實(shí)驗(yàn)步驟 49
本章任務(wù) 73
本章習(xí)題 73
第4章 基于HDL的簡(jiǎn)易數(shù)字系統(tǒng)設(shè)計(jì) 74
第5章 編碼器設(shè)計(jì) 79
第6章 譯碼器設(shè)計(jì) 90
第7章 加法器設(shè)計(jì) 98
第8章 比較器設(shè)計(jì) 105
第9章 數(shù)據(jù)選擇器設(shè)計(jì) 114
第10章 觸發(fā)器設(shè)計(jì) 122
第11章 同步時(shí)序邏輯電路分析與設(shè)計(jì) 144
第12章 異步時(shí)序邏輯電路分析與設(shè)計(jì) 155
第13章 計(jì)數(shù)器設(shè)計(jì) 166
第14章 移位寄存器設(shè)計(jì) 182
第15章 數(shù)模與模數(shù)轉(zhuǎn)換 191
附錄A 數(shù)字電路FPGA設(shè)計(jì)常用引腳
約束 199
附錄B 《Verilog HDL程序設(shè)計(jì)規(guī)范
（LY-STD010-2019）》簡(jiǎn)介 201
參考文獻(xiàn) 209
書(shū)單推薦
