魂芯數(shù)字信號(hào)智能處理器系統(tǒng)與應(yīng)用設(shè)計(jì)
隨著半導(dǎo)體工藝加工技術(shù)的快速發(fā)展，處理器已從單核發(fā)展到多核，計(jì)算性能獲得很大的提升，使其在雷達(dá)、通信、導(dǎo)航、遙感、圖像處理、生物醫(yī)學(xué)、自動(dòng)控制等領(lǐng)域得到了廣泛應(yīng)用。本書介紹在國家核高基重大專項(xiàng)的支持下，由中國電子科技集團(tuán)公司自主研制的一款多核高性能智能處理器BWDSP100，該處理器集成了4 個(gè)內(nèi)核，提供峰值算力達(dá)到72GFLOPS，為實(shí)時(shí)計(jì)算提供高效和可靠的硬件算力，也為電子裝備和信息系統(tǒng)智能化提供了堅(jiān)實(shí)基礎(chǔ)。本書重點(diǎn)介紹了魂芯數(shù)字信號(hào)智能處理器BWDSP100 的基本工作原理，包括處理器結(jié)構(gòu)、存儲(chǔ)器組織、中斷服務(wù)、外設(shè)接口、數(shù)據(jù)傳輸、系統(tǒng)調(diào)試、板級(jí)設(shè)計(jì)、軟件設(shè)計(jì)等。此外，也詳細(xì)介紹了魂芯數(shù)字信號(hào)智能處理器的程序設(shè)計(jì)和系統(tǒng)應(yīng)用設(shè)計(jì)，對(duì)設(shè)計(jì)中需要注意的問題進(jìn)行了詳細(xì)的說明。
更多科學(xué)出版社服務(wù)，請(qǐng)掃碼獲取。
目錄
前言
第1章 魂芯數(shù)字信號(hào)智能處理器簡(jiǎn)介1
1.1 魂芯數(shù)字信號(hào)智能處理器概述1
1.1.1流水線簡(jiǎn)介2
1.1.2數(shù)據(jù)格式3
1.2 BWDSP100的組織結(jié)構(gòu)4
1.2.1運(yùn)算部件4
1.2.2程序控制器5
1.2.3地址發(fā)生器6
1.2.4內(nèi)部存儲(chǔ)器7
1.2.5外設(shè)7
1.3 BWDSP100開發(fā)簡(jiǎn)介9
1.3.1多處理器耦合9
1.3.2BWDSP100時(shí)鐘域介紹13
1.3.3FLASH編程14
1.3.4引導(dǎo)14
1.3.5工作模式21
第2章 存儲(chǔ)空間定義及寄存器23
2.1 存儲(chǔ)空間定義23
2.2 寄存器24
2.2.1全局控制寄存器24
2.2.2內(nèi)核執(zhí)行單元控制與標(biāo)志寄存器25
2.2.3DMA控制寄存器37
2.2.4中斷控制寄存器52
2.2.5定時(shí)器控制寄存器64
2.2.6通用I/O控制寄存器65
2.2.7并口配置寄存器70
2.2.8UART控制寄存器71
2.2.9DDR2控制器的配置寄存器73
2.2.10數(shù)據(jù)存儲(chǔ)器讀寫沖突標(biāo)志寄存器116
第3章 中斷及異常118
3.1 中斷向量表118
3.2 中斷類型120
3.3 內(nèi)部中斷120
3.3.1定時(shí)器中斷120
3.3.2DMA中斷121
3.3.3串口中斷121
3.3.4軟件中斷122
3.4 外部中斷122
3.5 中斷控制寄存器122
3.5.1中斷鎖存寄存器122
3.5.2中斷屏蔽寄存器123
3.5.3中斷指針屏蔽寄存器123
3.6 中斷服務(wù)123
3.7 中斷返回125
3.8 異常125
第4章 鏈路口128
4.1 綜述128
4.1.1鏈路結(jié)構(gòu)128
4.1.2鏈路I/O引腳128
4.1.3發(fā)送和接收數(shù)據(jù)129
4.2 鏈路口通信協(xié)議130
4.2.1鏈路口傳輸協(xié)議130
4.2.2并串轉(zhuǎn)換電路131
4.2.3串并轉(zhuǎn)換電路132
4.3 錯(cuò)誤檢測(cè)機(jī)制133
4.3.1發(fā)送端錯(cuò)誤檢測(cè)133
4.3.2接收端錯(cuò)誤檢測(cè)133
4.4 鏈路口DMA控制寄存器組134
第5章 并口135
第6章 DDR2接口139
6.1 DDR2控制器介紹139
6.1.1典型的DDR2SDRAM接口信號(hào)139
6.1.2DDR2SDRAM地址映射139
6.1.3DDR2SDRAM接口命令141
6.1.4DDR2控制器功能和結(jié)構(gòu)概述142
6.1.5DDR2控制器的初始化操作143
6.1.6配置功能模塊144
6.1.7主機(jī)功能模塊145
6.2 PHY146
6.2.1PHY的結(jié)構(gòu)與連接示意圖146
6.2.2PHY與SDRAM的連接管腳列表148
6.2.3PHY的讀寫時(shí)序149
6.3 DDR2配置舉例152
第7章 UART159
7.1 概述159
7.2 UART接口信號(hào)定義159
7.3 波特率160
7.4 發(fā)送過程160
7.5 接收過程161
7.6 UART狀態(tài)與異常處理162
第8章 定時(shí)器163
8.1 復(fù)位定時(shí)器和使能計(jì)數(shù)163
8.2 定時(shí)器計(jì)數(shù)164
8.3 定時(shí)器時(shí)鐘源選擇164
8.4 定時(shí)器脈沖產(chǎn)生165
8.5 定時(shí)器控制寄存器設(shè)置有關(guān)事項(xiàng)165
8.6 定時(shí)器的輸出引腳166
第9章 GPIO167
9.1 概述167
9.2 GPIO功能說明167
第10章 DMA168
10.1 概述168
10.2 鏈路口DMA169
10.2.1Link口的發(fā)送端DMA控制器169
10.2.2Link口的接收端DMA控制器172
10.3 DDR2的DMA173
10.4 并口DMA175
10.5 飛越傳輸DMA178
10.5.1飛越傳輸模式一179
10.5.2飛越傳輸模式二181
10.6 DMA總線仲裁183
第11章 調(diào)試功能185
11.1 概述185
11.2 DSP調(diào)試系統(tǒng)的JTAG引腳185
11.3 DSP的功能模式186
11.4 DSP在線調(diào)試資源187
11.4.1硬件斷點(diǎn)187
11.4.2觀察點(diǎn)187
11.4.3單步調(diào)試187
11.5 DSP在線調(diào)試邏輯的級(jí)聯(lián)與并發(fā)調(diào)試188
11.6 DSP在線調(diào)試邏輯的接口電路與JTAG信號(hào)同步188
第12章 ECS使用191
12.1 主要菜單191
12.1.1文件菜單191
12.1.2編輯菜單192
12.1.3視圖菜單194
12.1.4工程管理菜單194
12.1.5寄存器管理菜單195
12.1.6內(nèi)存管理菜單196
12.1.7調(diào)試模式設(shè)置菜單196
12.1.8調(diào)試菜單199
12.1.9設(shè)置菜單200
12.1.10工具菜單203
12.1.11幫助菜單204
12.2 主要工具欄204
12.2.1文件工具欄204
12.2.2編輯工具欄204
12.2.3工程工具欄205
12.2.4編譯工具欄205
12.2.5調(diào)試工具欄206
12.3 主要窗口206
12.3.1主窗口206
12.3.2工程管理窗口208
12.3.3編輯窗口208
12.3.4輸入輸出窗口209
12.3.5寄存器窗口210
12.3.6內(nèi)存窗口212
12.3.7設(shè)置窗口214
12.3.8性能統(tǒng)計(jì)窗口215
12.4 開發(fā)步驟216
12.4.1安裝216
12.4.2運(yùn)行216
12.4.3新建工程216
12.4.4編譯218
12.4.5調(diào)試219
12.4.6參數(shù)設(shè)置224
12.4.7性能統(tǒng)計(jì)224
12.5 應(yīng)用程序編寫舉例225
12.6 運(yùn)行環(huán)境229
12.6.1硬件設(shè)備229
12.6.2支持軟件230
12.6.3安裝與初始化230
第13章 BWDSP100封裝與引腳定義232
13.1 處理器封裝信息232
13.1.1產(chǎn)品命名信息232
13.1.2封裝信息232
13.2 引腳定義234
附錄 英文縮寫解釋列表242
書單推薦
