本書分為三篇,共12章。第一篇分為2章,講述數(shù)字電路的數(shù)制、補碼和編碼以及數(shù)字系統(tǒng)分析與設計的工具邏輯代數(shù)。第二篇分為7章,以原理為主線,以器件為基礎,以應用為目標,講述數(shù)字以及數(shù)�；旌舷到y(tǒng)設計中常用的集成電路門電路、組合邏輯電路、時序邏輯電路以及存儲器、脈沖電路和A/D、D/A轉(zhuǎn)換器,并通過章內(nèi)的思考與練習拓展讀者思維深度和高度,通過章末典型的設計項目使讀者能夠及時地掌握應用要點。第三篇分為3章,講述數(shù)字設計新技術(shù)EDA技術(shù)的概念和應用要素、硬件描述語言Verilog HDL、常用數(shù)字器件的描述以及有限狀態(tài)機設計方法,并配合設計項目,進一步培養(yǎng)讀者數(shù)字系統(tǒng)的設計能力。本書可作為電子信息類、計算機類等專業(yè)本科教材或教學參考書,也可作為數(shù)字電路自學或電子技術(shù)課程設計的參考書。
1.注重應用 以應用為導向，注重邏輯設計，淡化器件內(nèi)部電路分析，突出器件的功能和應用。
2.內(nèi)容全面 本書第一篇與第二篇講述以中小規(guī)模邏輯器件為基礎的經(jīng)典 數(shù)字電路課程內(nèi)容，第三篇講述基于硬件描述語言的數(shù)字系統(tǒng)設計新技術(shù)及應用。通過對同一案例應用不同類型器件的不同設計方法，以及典型應用項目在不同資源背景下的不同實現(xiàn)方法，將傳統(tǒng)的數(shù)字電路課程內(nèi)容與新技術(shù)應用相融合，拓展讀者視野。
3.培養(yǎng)能力 通過思考與練習深化課程內(nèi)容，提升讀者的思維高度。通過例題、設計項目和應用性習題，由淺入深，循序漸進，培養(yǎng)學生電子系統(tǒng)設計能力。
數(shù)字系統(tǒng)在通信、信號處理、集成電路設計以及大數(shù)據(jù)和人工智能等電子信息產(chǎn)業(yè)有著舉足輕重的作用。黨的二十大報告中有教育、科技、人才是全面建設社會主義現(xiàn)代化國家的基礎性、戰(zhàn)略性支撐和必須堅持科技是第一生產(chǎn)力、人才是第一資源、創(chuàng)新是第一動力等論述，強調(diào)了科技、人才和創(chuàng)新的重要性。數(shù)字電路與邏輯設計是學習數(shù)字系統(tǒng)設計的入門課程，是電子信息類和計算機類相關專業(yè)的重要工程基礎課，理論性和實踐性都很強。在多年的電子技術(shù)教學實踐中,編者深切地體會到高等教育必須適應社會發(fā)展的需求,將學以致用作為培養(yǎng)目標，以此組織教材內(nèi)容和編寫模式,及設計項目和習題，使學生能夠從應用的角度學習數(shù)字電路,進而提高電子系統(tǒng)設計的能力。
本書編者具有近三十年的電子技術(shù)教學經(jīng)驗，主講EDA技術(shù)課程二十多年，并具有組織和指導大學生電子設計競賽、EDA/SOPC電子設計專題、模擬及模數(shù)混合應用電路設計競賽的實踐經(jīng)驗，為了達到學以致用的培養(yǎng)目標，編者在教材的架構(gòu)、內(nèi)容的側(cè)重點、設計項目的構(gòu)思、思考與練習和習題的精選等方面深入思考、精心安排。為了體現(xiàn)數(shù)字電路與邏輯設計課程的基礎性，并兼顧沒有時序邏輯電路難以有效構(gòu)成數(shù)字系統(tǒng)的應用特點，本書采用理論與實踐相結(jié)合的編排方式，在講清數(shù)字電路理論的同時，注重器件的原理、功能及應用。為了突出教材的高階性和創(chuàng)新性，多數(shù)章節(jié)配有用于課堂啟發(fā)式教學的思考與練習，并在章末附有設計項目和習題，由淺入深，舉一反三，注重系統(tǒng)觀念的培養(yǎng)和應用能力的提高。
全書分為三篇共12章。第一篇（第1、2章）講述數(shù)字電路的數(shù)制、補碼和編碼以及數(shù)字系統(tǒng)分析與設計的理論工具邏輯代數(shù)。第二篇（第3~9章）以原理為主線，以器件為基礎，以應用為目標，講述數(shù)字系統(tǒng)以及數(shù)模混合系統(tǒng)設計中常用的集成電路門電路、組合邏輯電路、時序邏輯電路以及存儲器、脈沖電路和A/D、D/A轉(zhuǎn)換器，并通過章內(nèi)的思考與練習拓展課程深度，提升思維高度，通過章末典型的設計項目使讀者能夠及時地掌握應用要點，培養(yǎng)系統(tǒng)設計能力。第三篇(第10~12章)講述數(shù)字系統(tǒng)設計新技術(shù)EDA技術(shù)的概念和應用要素、硬件描述語言Verilog HDL、常用數(shù)字器件的描述以及有限狀態(tài)機設計方法，并配合設計項目，進一步提升讀者的數(shù)字系統(tǒng)設計能力。
本書的編寫力求突出三個特點：
(1) 注重應用以應用為導向，注重邏輯設計，淡化器件內(nèi)部電路分析，突出器件的功能和應用。
(2) 內(nèi)容全面本書第一篇、第二篇講述以中小規(guī)模器件應用為基礎的經(jīng)典數(shù)字電路課程內(nèi)容，第三篇講述基于硬件描述語言的現(xiàn)代數(shù)字系統(tǒng)設計新技術(shù)，通過對常用器件的功能描述和典型項目的設計，舉一反三，將傳統(tǒng)的數(shù)字電路課程內(nèi)容與新技術(shù)的應用融合在一起，進一步拓展讀者的視野。
(3) 培養(yǎng)能力通過思考與練習深化課程內(nèi)容，提升讀者的思維高度。通過例題、設計項目和應用性習題，由淺入深，循序漸進，培養(yǎng)學生電子系統(tǒng)設計能力。
本書主要由張俊濤編寫，陳曉莉參與編寫了部分內(nèi)容，幫助繪制了書中的插圖，并承擔了微課視頻的錄制、剪輯和優(yōu)化工作。
在本書的編寫過程中，編者參考了國內(nèi)外許多經(jīng)典的數(shù)字電路教材和著作，在此向相關作者表示深深的謝意。
本書可作為電子信息類、計算機類專業(yè)本科教材或教學參考書，也可作為數(shù)字電路自學和電子技術(shù)課程設計的參考書。將本書作為教材時可采用少學時和多學時兩種教學模式，少學時可只講述第一篇和第二篇，因為前兩篇已經(jīng)涵蓋了傳統(tǒng)的數(shù)字電路經(jīng)典內(nèi)容；多學時可選講第三篇，以拓展視野，進一步提升數(shù)字系統(tǒng)設計能力。
需要說明的是，為方便學生應用電路仿真軟件和EDA開發(fā)環(huán)境進行數(shù)字系統(tǒng)分析與設計，同時為方便閱讀原始器件資料和進行國際交流，本書采用國際通用的門電路符號。敬請讀者注意。
本書配套提供教學大綱、教學課件和習題解答，僅面向選用本書作為教材的高校教師。書中帶有*標記的習題表示該習題的復雜度超出了基本教學要求，具有一定的挑戰(zhàn)性，與課程設計和電子設計競賽相關。
鑒于編者的水平，書中難免存在疏漏之處，懇請讀者提出批評意見和改進建議。
編者2023年9月
第一篇數(shù)字電路基礎
第1章數(shù)制與編碼
1.1數(shù)制
1.1.1十進制
1.1.2二進制
1.1.3十六進制
1.1.4不同進制的轉(zhuǎn)換
1.2補碼的應用
1.3編碼
1.3.1十進制編碼
1.3.2循環(huán)碼
1.3.3ASCII碼
本章小結(jié)
習題
第2章邏輯代數(shù)基礎
2.1邏輯運算
2.1.1與邏輯
2.1.2或邏輯
2.1.3非邏輯
2.1.4兩種復合邏輯
2.1.5兩種特殊邏輯
2.2邏輯代數(shù)中的公式
2.2.1基本公式
2.2.2常用公式
2.2.3異或邏輯的應用
2.3三種規(guī)則
2.3.1代入規(guī)則
2.3.2反演規(guī)則
2.3.3對偶規(guī)則
2.4邏輯函數(shù)的表示方法
2.4.1真值表
2.4.2函數(shù)表達式
2.4.3邏輯圖
2.4.4表示方法的相互轉(zhuǎn)換
2.5邏輯函數(shù)的標準形式
2.5.1最小項表達式
2.5.2最大項表達式
2.6邏輯函數(shù)的化簡
2.6.1公式法
2.6.2卡諾圖法
*2.6.3QM化簡法
2.7無關項及其應用
本章小結(jié)
習題
第二篇常用集成電路
第3章基本門電路
3.1分立器件門電路
3.1.1二極管與門
3.1.2二極管或門
3.1.3三極管反相器
3.2集成門電路
3.2.1CMOS反相器
3.2.2其他CMOS邏輯門
3.3兩種特殊門電路
3.4CMOS傳輸門
3.5設計實踐
本章小結(jié)
習題
第4章組合邏輯器件
4.1組合邏輯電路概述
4.2組合邏輯電路的分析與設計
4.2.1組合邏輯電路設計
4.2.2組合邏輯電路分析
4.3常用組合邏輯器件
4.3.1編碼器
4.3.2譯碼器
4.3.3數(shù)據(jù)選擇器與數(shù)據(jù)分配器
4.3.4加法器
4.3.5數(shù)值比較器
4.3.6奇偶校驗器
4.4組合邏輯電路中的競爭冒險
4.4.1競爭冒險的概念
4.4.2競爭冒險現(xiàn)象的檢查方法
4.4.3競爭冒險現(xiàn)象的消除方法
4.5設計實踐
本章小結(jié)
習題
第5章鎖存器與觸發(fā)器
5.1基本鎖存器及其描述方法
5.2門控鎖存器
5.3脈沖觸發(fā)器
5.4邊沿觸發(fā)器
5.5鎖存器與觸發(fā)器的邏輯功能和動作特點
5.6鎖存器與觸發(fā)器的動態(tài)特性
5.6.1門控鎖存器的動態(tài)特性
5.6.2邊沿觸發(fā)器的動態(tài)特性
5.7設計實踐
本章小結(jié)
習題
第6章時序邏輯器件
6.1時序邏輯電路概述
6.2時序邏輯電路的功能描述
6.2.1狀態(tài)轉(zhuǎn)換表
6.2.2狀態(tài)轉(zhuǎn)換圖
6.2.3時序圖
6.3時序邏輯電路的分析與設計
6.3.1時序邏輯電路分析
6.3.2時序邏輯電路設計
6.4寄存器與移位寄存器
6.4.1寄存器
6.4.2移位寄存器
6.5計數(shù)器
6.5.1同步計數(shù)器設計
6.5.2異步計數(shù)器分析
6.5.3任意進制計數(shù)器
6.5.4兩種特殊計數(shù)器
6.6兩種時序單元電路
6.6.1順序脈沖發(fā)生器
6.6.2序列信號產(chǎn)生器
6.7時序邏輯電路中的競爭冒險
6.7.1時鐘脈沖的特性
6.7.2時序邏輯電路可靠工作的條件
6.8設計實踐
6.8.1交通燈控制器設計1
6.8.2數(shù)字頻率計設計1
6.8.3數(shù)碼序列控制電路設計
本章小結(jié)
習題
第7章半導體存儲器
7.1ROM
7.2RAM
7.2.1靜態(tài)RAM
7.2.2動態(tài)RAM
7.3存儲容量的擴展
7.4ROM的應用
7.4.1實現(xiàn)組合邏輯函數(shù)
7.4.2實現(xiàn)代碼轉(zhuǎn)換
7.4.3構(gòu)成函數(shù)發(fā)生器
7.5設計實踐
7.5.1DDS信號源設計1
7.5.2LED點陣驅(qū)動電路設計
本章小結(jié)
習題
第8章脈沖電路
8.1描述脈沖的主要參數(shù)
8.2555定時器及應用
8.2.1施密特電路
8.2.2單穩(wěn)態(tài)電路
8.2.3多諧振蕩器
8.3設計實踐
8.3.1音頻脈沖產(chǎn)生電路設計
8.3.2簡易電子琴設計
本章小結(jié)
習題
第9章數(shù)/模與模/數(shù)轉(zhuǎn)換器
9.1數(shù)/模轉(zhuǎn)換器
9.1.1權(quán)電阻網(wǎng)絡D/A轉(zhuǎn)換器
9.1.2梯形電阻網(wǎng)絡D/A轉(zhuǎn)換器
9.1.3D/A轉(zhuǎn)換器的性能指標
9.2模/數(shù)轉(zhuǎn)換器
9.2.1采樣保持電路
9.2.2量化與編碼電路
9.2.3A/D轉(zhuǎn)換器的性能指標
9.3設計實踐
9.3.1可控增益放大電路設計
9.3.2數(shù)控穩(wěn)壓電源設計
9.3.3溫度測量系統(tǒng)設計
本章小結(jié)
習題
第三篇數(shù)字系統(tǒng)設計新技術(shù)
第10章EDA技術(shù)基礎
10.1EDA技術(shù)應用要素
10.1.1可編程邏輯器件
10.1.2硬件描述語言
10.1.3EDA軟件
10.2Verilog HDL基礎
10.2.1模塊的基本結(jié)構(gòu)
10.2.2基本語法元素
10.2.3數(shù)據(jù)類型
10.3基元、運算符與操作符
10.3.1基元
10.3.2運算符與操作符
10.4三種功能描述方法
10.4.1結(jié)構(gòu)描述
10.4.2數(shù)據(jù)流描述
10.4.3行為描述
10.5設計實踐
本章小結(jié)
習題
第11章常用數(shù)字器件的描述
11.1組合邏輯器件的描述
11.1.1基本邏輯門
11.1.2編碼器
11.1.3譯碼器
11.1.4數(shù)據(jù)選擇器
11.1.5數(shù)值比較器
11.1.6三態(tài)緩沖器
11.1.7奇偶校驗器
11.2時序邏輯器件的描述
11.2.1觸發(fā)器
11.2.2寄存器
11.2.3計數(shù)器
11.3分頻器的描述
11.4存儲器的描述
11.5設計實踐
11.5.1數(shù)字頻率計設計2
11.5.2DDS信號源設計2
11.5.3鍵盤電子琴設計
本章小結(jié)
習題
第12章有限狀態(tài)機設計
12.1狀態(tài)機設計方法
12.2A/D轉(zhuǎn)換控制器設計
12.3周期法頻率計設計
12.4設計實踐
12.4.1交通燈控制器設計2
12.4.2等精度頻率計設計
12.4.3VGA時序控制器設計
本章小結(jié)
習題
附錄A常用門電路邏輯符號對照表
附錄B常用數(shù)字器件引腳速查
參考文獻
書單推薦
