本書(shū)按照教學(xué)過(guò)程中的項(xiàng)目進(jìn)行編寫(xiě)，各項(xiàng)目相關(guān)知識(shí)的推進(jìn)符合教學(xué)規(guī)律，書(shū)中的內(nèi)容全部符合IEEE1364-2001標(biāo)準(zhǔn)。

全書(shū)分為7個(gè)項(xiàng)目：項(xiàng)目1主要闡述了Verilog HDL標(biāo)準(zhǔn)，并對(duì)Verilog HDL完成的兩大功能進(jìn)行了綜述；項(xiàng)目2介紹了數(shù)據(jù)流建模；項(xiàng)目3介紹了結(jié)構(gòu)化建模，包括門級(jí)原語(yǔ)和層次建模；項(xiàng)目4介紹了行為建模；項(xiàng)目5介紹了狀態(tài)機(jī)建模；項(xiàng)目6列舉了一些實(shí)用的數(shù)字電路設(shè)計(jì)實(shí)例；項(xiàng)目7設(shè)計(jì)了一個(gè)簡(jiǎn)易CPU，建議將該項(xiàng)目作為學(xué)生的畢業(yè)設(shè)計(jì)項(xiàng)目或者實(shí)訓(xùn)項(xiàng)目。

本書(shū)可作為高職院校EDA技術(shù)和Verilog語(yǔ)言基礎(chǔ)課及其相關(guān)實(shí)驗(yàn)指導(dǎo)課的教材，也可作為Verilog語(yǔ)言的初學(xué)者和中級(jí)水平的讀者的參考書(shū)。