第1章數(shù)字邏輯基礎1
1.1計數(shù)體制1
1.1.1十進制數(shù)1
1.1.2二進制數(shù)1
1.1.3八進制數(shù)和十六進制數(shù)2
1.1.4數(shù)制間的轉換3
1.2常用編碼4
1.2.1二-十進制編碼(BCD碼)4
1.2.2循環(huán)碼5
1.2.3 ASCII碼5
1.3邏輯代數(shù)基礎6
1.3.1邏輯變量和邏輯函數(shù)6
1.3.2基本邏輯運算及基本邏輯門7
1.3.3邏輯代數(shù)的基本公式和常用公式10
1.3.4邏輯函數(shù)的表示方法11
1.3.5邏輯函數(shù)的化簡12
習題1 20
第2章邏輯門電路22
2.1概述22
2.2 CMOS門電路23
2.2.1 MOS管的開關模型23
2.2.2 CMOS反相器的電路結構和工作原理23
2.2.3 CMOS反相器的傳輸特性曲線和抗干擾能力24
2.2.4 CMOS反相器的輸入特性曲線和輸出特性曲線26
2.2.5 CMOS反相器的動態(tài)特性28
2.2.6與非門29
2.2.7或非門30
2.3其他類型的CMOS門電路及參數(shù)31
2.3.1三態(tài)門31
2.3.2 CMOS傳輸門32
2.3.3漏極開路門（OD門）33
2.3.4低電壓CMOS門電路36
2.3.5 CMOS門電路主要性能參數(shù)37
2.4 TTL門電路37
2.4.1雙極型三極管的開關特性37
2.4.2 TTL與非門的電路結構和工作原理38
2.4.3 TTL與非門電路特性曲線39
2.4.4 TTL門電路主要性能參數(shù)42
2.5 ECL門電路43
2.5.1 ECL門電路工作原理44
2.5.2 ECL門電路主要特點45
2.6 Bi-CMOS門電路46
2.6.1 Bi-CMOS門電路工作原理46
2.6.2 Bi-CMOS門電路主要性能參數(shù)47
2.7數(shù)字電路使用中應注意的問題47
2.7.1CMOS門電路使用中應注意的問題47
2.7.2TTL門電路使用中應注意的問題49
2.7.3數(shù)字電路接口49
習題250
第3章組合邏輯電路55
3.1組合邏輯電路的特點55
3.2小規(guī)模集成電路構成的組合邏輯電路的分析與設計55
3.2.1分析方法55
3.2.2設計方法57
3.3編碼器59
3.3.1二進制編碼器59
3.3.2優(yōu)先編碼器59
3.4譯碼器62
3.4.1二進制譯碼器62
3.4.2二-十進制譯碼器64
3.4.3半導體數(shù)碼管和七段字形譯碼器65
3.5數(shù)據(jù)分配器與數(shù)據(jù)選擇器68
3.5.1數(shù)據(jù)分配器68
3.5.2數(shù)據(jù)選擇器69
3.6數(shù)值比較電路73
3.7算術運算電路75
3.7.1二進制加法電路75
3.7.2二進制減法電路78
3.7.3算術邏輯單元80
3.8奇偶校驗電路83
3.8.1奇偶校驗的基本原理83
3.8.2中規(guī)模集成奇偶發(fā)生器/校驗器84
3.9中規(guī)模集成電路構成的組合邏輯電路的設計85
3.10組合邏輯電路中的競爭-冒險88
3.10.1競爭-冒險的產(chǎn)生88
3.10.2競爭-冒險的判斷89
3.10.3競爭-冒險的消除89
3.11用硬件描述語言設計組合邏輯電路89
3.11.1可編程邏輯器件的表示方法及組合模式90
3.11.2硬件描述語言Verilog HDL基礎 94
3.11.3用Verilog HDL實現(xiàn)組合邏輯電路的設計103
習題3 108
第4章鎖存器和觸發(fā)器113
4.1鎖存器113
4.1.1閂鎖電路及基本SR鎖存器113
4.1.2門控SR鎖存器115
4.1.3D鎖存器116
4.2觸發(fā)器117
4.2.1主從D觸發(fā)器117
4.2.2邊沿觸發(fā)JK觸發(fā)器120
4.2.3維持阻塞D觸發(fā)器122
4.3其他功能的觸發(fā)器123
4.4觸發(fā)器邏輯功能的轉換124
習題4 125
第5章時序邏輯電路129
5.1時序邏輯電路的特點和表示方法129
5.1.1時序邏輯電路的特點129
5.1.2時序邏輯電路的表示方法129
5.2時序邏輯電路的分析方法130
5.3寄存器133
5.3.1數(shù)碼寄存器134
5.3.2移位寄存器135
5.4計數(shù)器137
5.4.1計數(shù)器分類137
5.4.2二進制計數(shù)器139
5.4.3十進制計數(shù)器142
5.4.4可逆計數(shù)器144
5.4.5中規(guī)模集成計數(shù)器構成的任意進制計數(shù)器145
5.4.6移位寄存器型計數(shù)器147
5.5順序脈沖發(fā)生器148
5.6時序邏輯電路的設計方法151
5.7用硬件描述語言設計時序邏輯電路156
5.7.1可編程邏輯器件時序模式156
5.7.2用Verilog HDL實現(xiàn)時序邏輯電路的設計158
習題5 166
第6章半導體存儲器170
6.1概述170
6.1.1半導體存儲器的特點及
分類170
6.1.2半導體存儲器的技術指標170
6.2只讀存儲器171
6.2.1固定只讀存儲器171
6.2.2可編程只讀存儲器172
6.2.3可擦可編程只讀存儲器173
6.3隨機存取存儲器176
6.3.1靜態(tài)RAM176
6.3.2動態(tài)RAM178
6.3.3集成RAM簡介179
6.3.4RAM的擴展179
習題6 180
第7章脈沖波形的產(chǎn)生與整形183
7.1集成555定時器及其應用183
7.1.1電路組成和工作原理183
7.1.2集成555定時器的應用184
7.2門電路構成的矩形波發(fā)生器與整形電路 189
7.2.1多諧振蕩器189
7.2.2單穩(wěn)態(tài)電路191
7.2.3施密特觸發(fā)電路192
習題7 195
第8章數(shù)模轉換和模數(shù)轉換198
8.1數(shù)模轉換器(DAC) 198
8.1.1二進制權電阻DAC 198
8.1.2R-2R倒T型電阻網(wǎng)絡DAC 199
8.1.3DAC的主要技術指標200
8.1.4集成DAC舉例201
8.1.5DAC應用舉例203
8.2模數(shù)轉換器(ADC) 206
8.2.1幾個基本概念206
8.2.2并行比較ADC 209
8.2.3反饋比較ADC 209
8.2.4雙積分型ADC 213
8.2.5ADC的主要技術指標214
8.2.6集成ADC舉例215
8.2.7ADC應用舉例217
習題8 219
第9章數(shù)字系統(tǒng)分析與設計221
9.1數(shù)字系統(tǒng)概述221
9.2數(shù)字系統(tǒng)設計語言——寄存器傳送語言221
9.2.1基本語句222
9.2.2設計舉例225
9.3簡易計算機的功能分析與電路設計230
9.3.1簡易計算機的基本結構230
9.3.2簡易計算機框圖設計231
9.3.3簡易計算機控制器設計233
9.3.4簡易計算機部件邏輯設計236
9.3.5簡易計算機的實現(xiàn)241
習題9 245
附錄ACPLD和FPGA簡介246
A.1 CPLD 246
A.2 FPGA 250
A.3可編程邏輯器件開發(fā)的一般步驟255
附錄B《電氣簡圖用圖形符號第12部分：二進制邏輯元件》(GB/T 4728.12－2008)簡介258
B.1符號的構成258
B.2邏輯約定259
B.3各種限定符號260
B.4關聯(lián)標注法263
B.5常用器件符號示例265
附錄C常用邏輯符號對照表266
參考文獻268