第 1章　數(shù)字電路基礎與門電路 1

1.1　數(shù)字電路基礎　1

　1.1.1 模擬信號與數(shù)字信號　1

　1.1.2 邏輯電平和數(shù)字波形　4

　1.1.3 二極管的開關特性　5

　1.1.4 雙極型三極管的開關特性　6

　1.1.5 MOS管的開關特性　7

1.2　基本門電路　8

　1.2.1 與門　8

　1.2.2 或門　10

　1.2.3 非門　11

1.3　組合門電路　11

　1.3.1 與非門　11

　1.3.2 或非門　12

　1.3.3 與或非門　13

　1.3.4 異或門　13

　1.3.5 同或門　14

1.4　集成門電路　15

　1.4.1 TTL集成門電路　15

　1.4.2 CMOS集成門電路　18

　1.4.3 常見的TTL集成門電路　21

　1.4.4 常見的CMOS集成門電路　22

第　2章 數(shù)制、編碼與邏輯代數(shù)　25

2.1　數(shù)制　25

　2.1.1 十進制數(shù)　25

　2.1.2 二進制數(shù)　26

　2.1.3 八進制數(shù)　26

　2.1.4 十六進制數(shù)　26

　2.1.5 數(shù)制轉換　27

　2.1.6 二進制運算　29

　2.1.7 二進制的反碼和補碼　32

2.2　編碼　34

　2.2.1 有權BCD碼　34

　2.2.2 無權BCD碼　35

　2.2.3 奇偶校驗碼　37

2.3　邏輯代數(shù)　38

　2.3.1 邏輯代數(shù)的常量和變量　38

　2.3.2 邏輯代數(shù)的基本運算規(guī)律　38

　2.3.3 邏輯函數(shù)的表示方法　39

　2.3.4 邏輯表達式的化簡　44

第3章　組合邏輯電路　50

3.1　組合邏輯電路分析與設計　50

　3.1.1 組合邏輯電路的特點　50

　3.1.2 組合邏輯電路的分析　51

　3.1.3 組合邏輯電路的設計　55

3.2　加法器　59

　3.2.1 基本加法器　59

　3.2.2 并行加法器　61

　3.2.3 異步進位和超前進位加法器　62

　3.2.4 常用集成加法器　64

3.3　編碼器　65

　3.3.1 普通編碼器　65

　3.3.2 優(yōu)先編碼器　68

3.4　譯碼器　69

　3.4.1 二進制譯碼器　69

　3.4.2 二-十進制譯碼器　73

　3.4.3 顯示譯碼器　74

3.5　數(shù)值比較器　76

　3.5.1 一位數(shù)值比較器　76

　3.5.2 多位數(shù)值比較器　77

　3.5.3 集成數(shù)值比較器　78

3.6　數(shù)據(jù)選擇器　78

　3.6.1 數(shù)據(jù)選擇器的工作原理　79

　3.6.2 集成數(shù)據(jù)選擇器　80

　3.6.3 集成數(shù)據(jù)選擇器應用實例　81

3.7　奇偶發(fā)生（校驗）器　82

　3.7.1 奇偶校驗原理　82

　3.7.2 奇偶校驗器　83

3.8　組合邏輯電路的競爭和冒險　85

　3.8.1 競爭-冒險現(xiàn)象　85

　3.8.2 競爭-冒險的判斷方法　86

　3.8.3 競爭-冒險的消除方法　86

第4章　時序邏輯電路　87

4.1　觸發(fā)器　87

　4.1.1 RS鎖存器　87

　4.1.2 RS觸發(fā)器　89

　4.1.3 D觸發(fā)器　91

　4.1.4 JK觸發(fā)器　95

　4.1.5 T觸發(fā)器　98

4.2　寄存器　99

　4.2.1 數(shù)碼寄存器　99

　4.2.2 移位寄存器　100

　4.2.3 集成移位寄存器　105

4.3　計數(shù)器　106

　4.3.1 異步計數(shù)器　107

　4.3.2 同步計數(shù)器　110

　4.3.3 常用集成計數(shù)器　112

4.4　時序邏輯電路的分析與設計　115

　4.4.1 時序邏輯電路的特點　115

　4.4.2 時序邏輯電路的分析　116

　4.4.3 時序邏輯電路的設計　118

　4.4.4 任意進制計數(shù)器的設計　121

4.5　六十進制計數(shù)器的設計與制作　124

　4.5.1 六十進制計數(shù)器的設計　124

　4.5.2 六十進制計數(shù)器的制作　125

第5章　脈沖信號的產(chǎn)生和整形　127

5.1　單穩(wěn)態(tài)電路　127

　5.1.1 微分型單穩(wěn)態(tài)電路　127

　5.1.2 積分型單穩(wěn)態(tài)電路　128

　5.1.3 集成單穩(wěn)態(tài)觸發(fā)器　129

5.2　施密特觸發(fā)電路　133

　5.2.1 施密特觸發(fā)電路的結構和原理　133

　5.2.2 施密特觸發(fā)電路的應用　134

　5.2.3 集成施密特觸發(fā)電路　136

5.3　多諧振蕩電路　137

　5.3.1 施密特觸發(fā)電路構成的多諧振蕩電路　137

　5.3.2 門電路構成的多諧振蕩電路構成　138

　5.3.3 環(huán)形多諧振蕩電路　139

　5.3.4 石英晶體多諧振蕩電路　139

5.4　555時基電路　141

　5.4.1 555時基電路的結構與原理　141

　5.4.2 555時基電路構成單穩(wěn)態(tài)電路　144

　5.4.3 555時基電路構成雙穩(wěn)態(tài)電路　145

　5.4.4 555時基電路構成無穩(wěn)態(tài)電路　147

第6章　模/數(shù)和數(shù)/模轉換電路　152

6.1　概述　152

6.2　數(shù)/模（D/A）轉換器　153

　6.2.1 權電阻型D/A轉換器　153

　6.2.2 倒T形電阻網(wǎng)絡D/A轉換器　154

　6.2.3 開關樹形D/A轉換器　155

　6.2.4 DAC轉換器的主要技術指標　156

　6.2.5 DAC0832集成轉換器　157

6.3　模/數(shù)（A/D）轉換器　161

　6.3.1 A/D轉換原理　161

　6.3.2 逐次逼近式A/D轉換器　163

　6.3.3 雙積分型A/D轉換器　164

　6.3.4 ADC轉換器的主要技術指標　167

　6.3.5 ADC0809集成轉換器　167

　6.3.6 MC14433集成ADC轉換器　170

第7章　數(shù)據(jù)存儲　177

7.1　半導體存儲器的基本知識　177

　7.1.1 基本半導體存儲陣列　177

　7.1.2 半導體存儲器的技術指標　178

　7.1.3 半導體存儲器的基本操作　178

　7.1.4 半導體存儲器的分類　179

7.2　隨機存儲器（RAM）　180

　7.2.1 靜態(tài)隨機存儲器（SRAM）　180

　7.2.2 動態(tài)隨機存取存儲器（DRAM）　183

　7.2.3 集成RAM電路　185

7.3　只讀存儲器（ROM）　188

　7.3.1 只讀存儲器（ROM）的結構和工作原理　188

　7.3.2 只讀存儲器（ROM）的分類　190

　7.3.3 只讀存儲器（ROM）的應用　192

　7.3.4 集成ROM電路　194

7.4　存儲器的擴展　197

　7.4.1 存儲器的位擴展　198

　7.4.2 存儲器的字擴展　198

　7.4.3 存儲器的字\位同時擴展　199