第1章 CPU架構(gòu)
1.1 概述
1.2 編程者模型(Programmer’sModel)
1.2.1 工作寄存器堆
1.2.2 影子寄存器(ShadowRegister)
1.2.3 未初始化的w寄存器的復(fù)位
1.3 軟件堆棧(SoftwareStack)
1.3.1 軟件堆棧示例
1.3.2 W14軟件堆棧幀指針
1.3.3 堆棧指針上溢(Overflow)和下溢(Underflow)
1.4 與核心相關(guān)的寄存器
1.4.1 狀態(tài)寄存器(SR)
1.4.2 核心控制寄存器(CORCON)
1.4.3 其他CPU控制寄存器
1.5 算術(shù)邏輯部件(ALU)
1.6 DSP引擎
1.6.1 累加器(Accumulators)
1.6.2 乘法器(MultipIier)
1.6.3 累加器與加法器
1.6.4 舍人邏輯(RoundLogic)
1.6.5 桶形移位寄存器(BarrelShifter)
1.6.6 DSP引擎陷阱事件
1.7 除法器
1.8 指令流類型
1.9 循環(huán)結(jié)構(gòu)
1.9.1 REPEAT循環(huán)結(jié)構(gòu)
1.9.2 DO循環(huán)結(jié)構(gòu)

第2章 中斷系統(tǒng)
2.1 中斷系統(tǒng)簡(jiǎn)介
2.2 中斷優(yōu)先級(jí)(Interrupt Priority)
2.2.1 用戶中斷優(yōu)先級(jí)
2.2.2 CPU中斷優(yōu)先級(jí)
2.3 中斷的操作過(guò)程
2.4 中斷嵌套(Interrupt Nest)
2.5 非屏蔽中斷陷阱(Non-Maskable Trap)
2.5.1 軟陷阱(Solt Trap)
2.5.2 硬陷阱(Hard Trap)
2.6 軟件禁止中斷指令(DISI)
2.7 利用中斷將CPU從SLEEP和IDLE狀態(tài)喚醒
2.8 外部中斷源
2.9 中斷處理時(shí)序
2.9.1 單周期指令的中斷響應(yīng)時(shí)間
2.9.2 雙周期指令的中斷響應(yīng)時(shí)間
2.9.3 從中斷返回
2.9.4 中斷響應(yīng)時(shí)間的特殊情況
2.1 0中斷設(shè)置流程
2.1 0.1 初始化
2.1 0.2 中斷服務(wù)程序
2.1 0.3 禁止中斷
2.1 1和中斷相關(guān)的寄存器

第3章 程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器
3.1 程序存儲(chǔ)器與EEPROM
3.1.1 程序存儲(chǔ)器地址映射
3.1.2 程序計(jì)數(shù)器PC
3.1.3 從Flash或EEPROM進(jìn)行數(shù)據(jù)讀寫的方法
3.2 數(shù)據(jù)存儲(chǔ)器
3.2.1 概述
3.2.2 數(shù)據(jù)區(qū)地址發(fā)生單元(AGU)
3.2.3 模數(shù)尋址(ModuloAddressing)
3.2.4 位反轉(zhuǎn)尋址(BitReversedAddressing)

第4章 定時(shí)計(jì)數(shù)器
4.1 概述
4.2 定時(shí)計(jì)數(shù)器的分類
4.2.1 A類定時(shí)計(jì)數(shù)器
4.2.2 B類定時(shí)計(jì)數(shù)器
4.2.3 C類定時(shí)計(jì)數(shù)器
4.3 工作模式
4.3.1 使用系統(tǒng)時(shí)鐘作為時(shí)鐘源的16位計(jì)數(shù)器
4.3.2 使用外部時(shí)鐘作為時(shí)鐘源的16位同步計(jì)數(shù)器
4.3.3 使用外部時(shí)鐘源的異步計(jì)數(shù)器模式(A類定時(shí)計(jì)數(shù)器)
4.3.4 門控計(jì)數(shù)器模式
4.4 定時(shí)計(jì)數(shù)器中斷
4.5 讀和寫16位定時(shí)計(jì)數(shù)器模塊寄存器
4.5.1 寫16位定時(shí)計(jì)數(shù)器
4.5.2 讀16位定時(shí)計(jì)數(shù)器
4.6 32位定時(shí)計(jì)數(shù)器
4.6.1 32位定時(shí)器模式
4.6.2 32位同步計(jì)數(shù)器模式
4.6.3 32門控計(jì)數(shù)器模式
4.6.4 32位定時(shí)計(jì)數(shù)器的讀寫操作
4.7 低功耗狀態(tài)下的定時(shí)計(jì)數(shù)器工作
4.7.1 SLEEP模式下的定時(shí)計(jì)數(shù)器工作
4.7.2 IDLE模式下的定時(shí)計(jì)數(shù)器工作
4.8 使用定時(shí)計(jì)數(shù)器模塊的外設(shè)
4.8.1 輸入捕捉／輸出比較的時(shí)基
4.8.2 A／D特殊事件觸發(fā)信號(hào)
4.8.3 定時(shí)計(jì)數(shù)器作為外部中斷引腳
4.8.4 I／O引腳方向控制

第5章 A／D轉(zhuǎn)換器及其應(yīng)用
5.1 A／D轉(zhuǎn)換器(ADC)概述
5.2 與10位A／D轉(zhuǎn)換器相關(guān)的主要寄存器
5.2.1 ADCONl：第一A／D控制寄存器
5.2.2 ADCON2：第二A／D控制寄存器
5.2.3 ADCON3：第三A／D控制寄存器
5.2.4 ADPCFG：A／D端口配置寄存器
5.2.5 ADCHS：A／D通道選擇寄存器
5.2.6 AD(2SSL：A／D輸入掃描選擇寄存器
5.3 A／D模塊的工作特點(diǎn)及設(shè)置
5.3.1 ·A／D模塊采樣方式的設(shè)置
5.3.2 A／D轉(zhuǎn)換緩沖區(qū)的使用
5.3.3 A／D轉(zhuǎn)換應(yīng)用范例
5.4 A／D轉(zhuǎn)換的防混疊濾波器

第6章 DMA控制器(DMAC)
6.1 DMA操作模式
6.1.1 字節(jié)或字傳輸模式
6.1.2 尋址模式
6.1.3 DMA傳輸方向
6.1.4 空數(shù)據(jù)外設(shè)寫(NullDataPeripheralwrite)模式
6.1.5 單次傳輸模式(One-Shot)
6.1.6 連續(xù)傳輸模式(ContinuOUS)
6.1.7 “半塊傳輸結(jié)束”中斷與“整塊傳輸結(jié)束”中斷模式
6.1.8 “乒乓”模式
6.1.9 手動(dòng)傳輸(ManualTransfer)模式
6.1.1 0DMA請(qǐng)求源選擇
6.2 DMA中斷和陷阱
6.3 和DMA相關(guān)的寄存器
6.4 DMA控制器的使用
6.4.1 將DMA通道和相關(guān)的外設(shè)聯(lián)系起來(lái)
6.4.2 對(duì)外設(shè)進(jìn)行相應(yīng)的配置
6.4.3 初始化DPSRAM(雙端口SRAM)數(shù)據(jù)起始地址
6.4.4 初始化DMA傳輸計(jì)數(shù)值
6.4.5 選擇相應(yīng)的尋址和操作模式

第7章 串行通信端口
7.1 通用異步收發(fā)器(UART)
7.1.1 相關(guān)的寄存器
7.1.2 UART波特率發(fā)生器(BaudRateGenerator，BRG)
7.1.3 UART配置
7.1.4 UART發(fā)送器
……

第8章 輸入捕捉與輸出比較
第9章 電機(jī)控制專用外設(shè)
第10章 時(shí)鐘電路
第11章 系統(tǒng)管理模塊
第12章 I/O商品及相關(guān)功能
第13章 開發(fā)工具
第14章 數(shù)字濾波器設(shè)計(jì)
第15章 實(shí)時(shí)時(shí)鐘模塊（RTC）
附錄A 快速傅里葉變換（FFT）
附錄B 指令集詳解
附錄C 利用DSP核提高直流無(wú)刷電機(jī)的PID效率
附錄D 隨身攜帶的PIC開發(fā)利器PICKit2
參考文獻(xiàn)