本書主要講解了EDA工具軟件QuartusⅡ5.0的操作、硬件描述語言VHDL及其應(yīng)用實例、可編程邏輯器件的結(jié)構(gòu)組成和工作原理、GW48EDA/SOPC實驗開發(fā)系統(tǒng)的使用方法等。
第1章 EDA技術(shù)概述
1.1 EDA技術(shù)及其發(fā)展
1.1.1 EDA技術(shù)的涵義
1.1.2 EDA技術(shù)的發(fā)展史
1.2 EDA技術(shù)的基本工具
1.2.1 設(shè)計輸入編輯器
1.2.2 仿真器
1.2.3 HDL綜合器
1.2.4 適配器（布局、布線器）
1.2.5 下載器（編程器）
1.3 EDA技術(shù)的基本設(shè)計思路
1.3.1 EDA電路級設(shè)計
1.3.2 EDA系統(tǒng)級設(shè)計
1.4 EDA的設(shè)計流程
1.4.1 設(shè)計準(zhǔn)備
1.4.2 設(shè)計輸入
1.4.3 設(shè)計處理
1.4.4 設(shè)計檢驗
1.4.5 器件編程與配置
1.5 EDA的發(fā)展趨勢
1.5.1 可編程器件的發(fā)展趨勢
1.5.2 軟件開發(fā)工具的發(fā)展趨勢
1.5.3 輸入方式的發(fā)展方向
第2章 Quartus Ⅱ 5.0設(shè)計軟件
2.1 概述
2.2 Quartus Ⅱ 5.0軟件安裝
2.2.1 系統(tǒng)配置要求
2.2.2 Quartus Ⅱ 5.0軟件的安裝
2.2.3 Quartus Ⅱ 5.0軟件的授權(quán)
2.3 Quartus Ⅱ 5.0軟件的設(shè)計操作
2.3.1 設(shè)計輸入
2.3.2 創(chuàng)建工程
2.3.3 建立圖形設(shè)計文件
2.3.4 建立文本編輯文件
2.3.5 建立存儲器編輯器文件
2.4 Quartus Ⅱ 5.0設(shè)計項目的編譯
2.4.1 設(shè)計綜合
2.4.2 編譯器窗口
2.4.3 編譯器選項設(shè)置
2.4.4 引腳分配
2.4.5 啟動編譯器
2.4.6 查看適配結(jié)果
2.5 Quartus Ⅱ 5.0設(shè)計項目的仿真驗證
2.5.1 創(chuàng)建一個仿真波形文件
2.5.2 設(shè)計仿真
2.5. 仿真結(jié)果分析
2.6 時序分析
2.6.1 時序分析基本參數(shù)
2.6.2 指定時序要求
2.6.3 完成時序分析
2.6.4 查看時序分析結(jié)果
2.7 器件編程
2.7.1 完成器件編程
2.7.2 編程硬件驅(qū)動安裝
第3章 VHDL語言程序設(shè)計
3.1 VHDL概述
3.1.1 常用硬件描述語言簡介
3.1.2 VHDL及其優(yōu)點
3.1.3 VHDL程序設(shè)計舉例
3.2 VHDL程序基本結(jié)構(gòu)
3.2.1 實體
3.2.2 結(jié)構(gòu)體
3.2.3 庫
3.2.4 程序包
3.2.5 配置
3.3 VHDL語言要素
3.3.1 VHDL語言數(shù)據(jù)對象及其分類
3.3.2 VHDL語言數(shù)據(jù)類型
3.3.3 VHDL語言運算操作符
3.4 VHDL語言順序語句
3.4.1 賦值語句
……
第4章 數(shù)字系統(tǒng)設(shè)計與實現(xiàn)
第5章 提高電路設(shè)計效率的常用方法
第6章 大規(guī)�？删幊踢壿嬈骷�
第7章 EDA技術(shù)綜合設(shè)計應(yīng)用
第8章 EDA實驗開發(fā)系統(tǒng)
第9章 EDA技術(shù)實驗
參考文獻
書單推薦
