PDN設計之電源完整性：高速數(shù)字產(chǎn)品的魯棒和高效設計
定 價：199 元
叢書名：電子電氣工程師技術叢書
- 作者：[美] 拉里·D.史密斯（Larry Smith） 埃里克·博加廷
- 出版時間：2019/7/1
- ISBN：9787111630005
- 出 版 社：機械工業(yè)出版社
- 中圖法分類：TN79
- 頁碼：
- 紙張：膠版紙
- 版次：
- 開本：16開
本書焦點
電子工業(yè)中的電源完整性問題是一個容易混淆的課題——部分原因是不能很好地定義和涉及的問題太廣泛，每個問題都有一套屬于自己的根本原因和解決方案。這里有一個普遍的共識是：電源完整性領域包括從電壓調(diào)整模塊（VRM）到片上核心電源“軌”以及片上電容。
VRM與芯片之間是封裝和印制板上的相互連接，封裝和印制板常常載有分立式電容器，這些電容器有與之有關的安裝電感。電源分配網(wǎng)絡（PDN）是指在VRM和片上VddVss電源“軌”之間的所有相互連接（通常是感性的），以及儲能元件（通常是容性的）和損耗機構（阻尼）。
電源完整性是指從芯片看向電路的所有有關的電源特性。信號通過空腔，在印制板和地平面上會產(chǎn)生什么噪聲？這是信號完整性問題還是電源完整性問題？由I/O開關電源產(chǎn)生的電壓噪聲是片上Vcc和Vss電源“軌”完整性問題還是信號完整性問題？最終連接到VRM并通過公共封裝電感進入的電流產(chǎn)生的這個噪聲有時稱為開關噪聲或“地跳動”。
信號和電源完整性之間的灰色區(qū)域?qū)鉀Q電源完整性具有深遠的影響。在印制板上加上去耦電容常常能解決Vdd核心噪聲，但是這很少能改善由寬帶信號感應的空腔噪聲。一般情況下，印制板上的電容器很少或不能改善回路平面的跳動噪聲。在一些情況下，產(chǎn)生的并聯(lián)諧振實際上可能會增加空腔與信號的交調(diào)。
解決問題的第一步是清晰地確定問題，然后正確地識別出根本原因。一個準確定義的問題常常只要幾步就可求解。對問題高效率求解的前提是基于問題的實際根本原因。
本書聚焦于與Vdd“軌”上噪聲有關的特殊的電源完整性問題，Vdd“軌”給片上核心邏輯供電，使其執(zhí)行相關功能。由片上Vdd“軌”開關信號供電的門與片上其他門進行通信，不需要像I/O一樣傳輸出芯片。由核心有源部分引起的瞬時電流會在Vdd“軌”上產(chǎn)生噪聲，有時定義它為“自我攻擊”。減小這個問題影響的原理、分析方法和推薦的設計也能應用于其他信號完整性、電源完整性和EMI的問題，但本書的焦點是Vdd“軌”上的自我攻擊。
其他電源完整性或信號完整性問題及其解決方法
術語“電源完整性”太復雜，無法解決一般設計中的所有問題。相反，我們需要清楚地識別設法要解決的特殊問題以及對每個特殊問題的最好設計實踐。
完整系統(tǒng)設計中的一些次要問題有時也歸類為電源完整性問題。
● 由I/O開關、地彈跳在VccVss軌上引起的噪聲和開關噪聲： Vcc軌上的自我攻擊。
● 負載阻抗的改變在VRM上引起的噪聲：VRM的自我攻擊。
● 信號通過不連續(xù)的返回路徑引起的信號失真：信號路徑的自我攻擊。
● 來自供電軌和傳輸?shù)絍RM的噪聲，以及板級ＰＤＮ互連上的污染。
● 在封裝上的電壓噪聲和來自所有源的板級ＰＤＮ互連之間的交調(diào)，耦合到Vdd軌上。
● 在封裝上的電壓噪聲和來自所有源的板級PDN互連之間的交調(diào)，耦合到I/O電源軌上。
● 在封裝上的電壓噪聲和板級PDN互連之間的交調(diào)，以及耦合到PDN的一個信號。
這些問題中的每一個都有不同的根源，為減小其影響有最好的不同系列的設計實踐。這些課題有些屬于信號完整性，有些屬于電源完整性。
為了避免大家認為所有電源完整性問題是相同的（一組解應用于所有問題），工程師和設計者應該習慣仔細地描述尋找到的問題而不是使用電源完整性或信號完整性這種大標題來說明。
印刷品、參考文獻可提供大量的PDN設計建議。盲目地跟隨其中的任何一個都是危險的。不幸的是，很多建議要么是錯誤的，要么是自相矛盾的。部分原因是它們僅面向上述問題之一，而且不正確地將這些建議廣泛用于解決所有的電源完整性問題。
明確問題的特殊性、根本原因，才能找出最好的設計實踐。
魯棒性PDN設計面對的挑戰(zhàn)
低劣的PDN設計會導致產(chǎn)品失敗。診斷PDN失敗的原因是很困難的，因為它們很難重現(xiàn)。有時，失敗原因是由一系特殊問題的微碼組合引起的，這造成考核PDN質(zhì)量困難。PDN設計中必須考慮魯棒性。
除了低阻抗VRM以外，有些印制板的PDN實際上只要求魯棒性。其他PDN可能要求電容數(shù)值的特殊組合并且要安裝在特殊的位置，然后僅對魯棒性提出一定限制。
每個PDN都是唯一的，有自己的內(nèi)情。每一個都有自己的功能要求、芯片特征、微碼和價格上的設計約束、性能、風險和研究周期。僅遵循其他人認為最好的設計原理來有效地設計魯棒性PDN是很困難的，一個堅實的設計方法起著重要的作用。
在任何工程領域中，對包括電源完整性在內(nèi)的很多問題的共同回答是“……視情況而定”,回答“……視情況而定”的僅有方法是清楚地定義這個問題，然后對這個特殊問題進行分析，找出根源和不同的解法。
開始就準確高概率地進入PDN的最有效的設計過程（和多數(shù)高性能產(chǎn)品設計方法）是基于4個元素的。
● 從建立最好的設計實踐開始
● 理解信號與相互連接彼此作用的基本原理——麥克斯韋方程的基本應用原理
● 識別需避免的共同問題和它們的根源
● 對于每個特殊的產(chǎn)品詳情和限制，使用有效探索設計領域的舉足輕重的設計工具，找到適宜的價格-性能-風險-研發(fā)周期之間的折中。
很多課題的目標是在可接受的價格、風險和周期內(nèi)，找到滿足性能目標的可接受設計。
本書為實現(xiàn)電源完整性工程提供
譯者序
前言
致謝
第1章電源分配網(wǎng)絡工程
11電源分配網(wǎng)絡的定義及關心它的原因
12PDN工程
13PDN的魯棒性設計
14建立PDN阻抗曲線
15總結(jié)
參考文獻
第2章PDN阻抗設計基本原理
21關心阻抗的原因
22頻域中的阻抗
23阻抗的計算或仿真
24實際電路元件與理想電路元件
25串聯(lián)RLC電路
26并聯(lián)RLC電路
27串聯(lián)和并聯(lián)RLC電路的諧振特性
28RLC電路和真實電容器的例子
29從芯片或電路板的角度觀察PDN
210瞬態(tài)響應
211高級主題：阻抗矩陣
212總結(jié)
參考文獻
第3章低阻抗測量
31關注低阻抗測量的原因
32基于V/I阻抗定義的測量
33基于信號反射的阻抗測量
34用VNA測量阻抗
35示例：測量DIP中兩條引線的阻抗
36示例：測量小導線回路的阻抗
37低頻下VNA阻抗測量的局限性
38四點開爾文電阻測量技術
39雙端口低阻抗測量技術
310示例：測量直徑為1in的銅環(huán)阻抗
311夾具偽像說明
312示例：測量通孔的電感
313示例：印制板上的小型 MLCC電容器
314高級主題：測量片上電容
315總結(jié)
參考文獻
第4章電感和PDN設計
41留意PDN設計中電感的原因
42簡單回顧電容，初步了解電感
43電感的定義、磁場和電感的基本原則
44電感的阻抗
45電感的準靜態(tài)近似
46磁場密度
47磁場中的電感和能量
48麥克斯韋方程和回路電感
49內(nèi)部及外部電感和趨膚深度
410回路電感、部分電感、自電感和互電感
411均勻圓形導體
412圓形回路中電感的近似
413緊密結(jié)合的寬導體的回路電感
414均勻傳輸線回路電感的近似
415回路電感的簡單經(jīng)驗法則
416高級主題：利用3D場求解器計算S參數(shù)并選取回路電感
417總結(jié)
參考文獻
第5章實用多層陶瓷片狀電容器的集成
51使用電容器的原因
52實際電容器的等效電路模型
53并聯(lián)多個相同的電容器
54兩個不同電容器間的并聯(lián)諧振頻率
55PRF處的峰值阻抗
56設計一個貼片電容
57電容器溫度與電壓穩(wěn)定性
58多大的電容是足夠的
59一階和二階模型中實際電容器的ESR
510從規(guī)格表中估算電容器的ESR
511受控ESR電容器
512電容器的安裝電感
513使用供應商提供S參數(shù)的電容器型號
514如何分析供應商提供的S參數(shù)模型
515高級主題：更高帶寬的電容模型
516總結(jié)
參考文獻
第6章平面和電容器的特性
61平面的關鍵作用
62平面的低頻特性：平行板電容
63平面的低頻特性：邊緣場電容
64平面的低頻特性：功率坑中的邊緣場電容
65長窄腔回路電感
66寬腔中的擴散電感
67從3D場求解器中獲得擴散電感
68集總電路中串聯(lián)和并聯(lián)的自諧振頻率
69探討串聯(lián)LC諧振的特性
610擴散電感和源的接觸位置
611兩個接觸點之間的擴散電感
612電容器和腔的相互作用
613擴散電感的作用：電容位置在何時重要
614飽和擴散電感
615空腔模態(tài)共振和傳輸線特性
616傳輸線和模態(tài)共振的輸入阻抗
617模態(tài)共振和衰減
618空腔二維模型
619高級主題：使用傳輸阻抗探測擴散電感
620總結(jié)
參考文獻
第7章信號返回平面改變時，信號完整性的探討
71信號完整性和平面
72涉及峰值阻抗問題的原因
73通過較低阻抗和較高阻尼來降低腔體噪聲
74使用短路通孔遏制腔體諧振
75使用多個隔直電容抑制腔體諧振
76為抑制腔體諧振，估計隔直電容器的數(shù)量
77為承受回路電流，需要確定隔直電容器的數(shù)量
78使用未達最佳數(shù)量的隔直電容器的腔體阻抗
79擴散電感和電容器的安裝電感
710使用阻尼來遏制由一些電容器產(chǎn)生的并聯(lián)諧振峰
711腔體損耗和阻抗峰的降低
712使用多個容量的電容器來遏制阻抗峰
713使用受控ESR電容器來減小峰值阻抗高度
714處理回路平面最為重要的設計原理的總結(jié)
715高級主題：使用傳輸線電路對平面建模
716總結(jié)
參考文獻
第8章PDN生態(tài)學
81元件集中在一起：PDN生態(tài)學和頻域
82高頻端：芯片去耦電容
83封裝PDN
84Bandini山
85估計典型的Bandini 山頻率
86Bandini山的固有阻尼
87具有多個通孔對接觸的電源地平面
88從芯片通過封裝看PCB腔體
89空腔的作用：小印制板、大印制板和“電源旋渦”
810低頻端：VRM和它的大容量電容器
811大容量電容器：多大的電容值足夠
812優(yōu)化大容量電容器和VRM
813建立PDN生態(tài)學系統(tǒng)：VRM、大容量電容器、腔體、封裝和片上電容器
814峰值阻抗的基本限制
815在具有一般特性的印制板上使用單數(shù)值的MLCC電容器
816優(yōu)化單個MLCC電容器的數(shù)值
817在印制板上使用3個不同數(shù)值的MLCC電容器
818優(yōu)化3個電容器的數(shù)值
819選擇電容值和最小電容器數(shù)目的頻域目標阻抗法
820使用FDTIM選擇電容器的值
821當片上電容是大的和封裝引線電感小的時候
822使用受控ESR電容器是一種替換的去耦策略
823封裝上的去耦電容器
824高級主題：同一供電電路上多個芯片的影響
825總結(jié)
參考文獻
第9章瞬時電流和PDN電壓噪聲
91瞬時電流如此重要的原因
92平坦阻抗曲線、瞬時電流
書單推薦
