第1章  概論
1.1  微電子技術(shù)和集成電路的發(fā)展歷程
1.1.1  微電子技術(shù)與半導(dǎo)體集成電路
1.1.2  發(fā)展歷程
1.1.3  發(fā)展特點(diǎn)和技術(shù)經(jīng)濟(jì)規(guī)律
1.2  集成電路的分類
1.2.1  按電路功能分類
1.2.2  按電路結(jié)構(gòu)分類
1.2.3  按有源器件結(jié)構(gòu)和工藝分類
1.2.4  按電路的規(guī)模分類
1.3  集成電路制造特點(diǎn)和本書學(xué)習(xí)要點(diǎn)
1.3.1  電路系統(tǒng)設(shè)計(jì)
1.3.2  版圖設(shè)計(jì)和優(yōu)化
1.3.3  集成電路的加工制造
1.3.4  集成電路的封裝
1.3.5  集成電路的測(cè)試和分析
第2章  集成器件物理基礎(chǔ)
2.1  半導(dǎo)體及其能帶模型
2.1.1  半導(dǎo)體及其共價(jià)鍵結(jié)構(gòu)
2.1.2  半導(dǎo)體的能帶模型
2.1.3  費(fèi)米分布函數(shù)
2.2  半導(dǎo)體導(dǎo)電性與半導(dǎo)體方程
2.2.1  本征半導(dǎo)體
2.2.2  非本征載流子
2.2.3  半導(dǎo)體中的電流
2.2.4  非平衡載流子與載流子壽命
2.2.5  半導(dǎo)體基本方程
2.3  pn結(jié)和pn結(jié)二極管
2.3.1  平衡狀態(tài)下的pn結(jié)
2.3.2  pn結(jié)的單向?qū)щ娦?br />2.3.3  pn結(jié)直流伏安特性
2.3.4  pn結(jié)二極管的交流小信號(hào)特性
2.3.5  pn結(jié)擊穿
2.3.6  二極管等效電路模型和二極管應(yīng)用
2.3.7  pn結(jié)應(yīng)用
2.3.8  其他半導(dǎo)體二極管
2.4  雙極型晶體管
2.4.1  雙極晶體管的直流放大原理
2.4.2  影響晶體管直流特性的其他因素
2.4.3  晶體管的擊穿電壓
2.4.4  晶體管的頻率特性
2.4.5  晶體管的功率特性
2.4.6  晶體管模型和模型參數(shù)
2.5  JFET與MESFET器件基礎(chǔ)
2.5.1  器件結(jié)構(gòu)與電流控制原理
2.5.2  JFET直流輸出特性的定性分析
2.5.3  JFET的直流轉(zhuǎn)移特性
2.5.4  JFET直流特性定量表達(dá)式
2.5.5  JFET的器件類型和電路符號(hào)
2.5.6  JFET等效電路和模型參數(shù)
2.6  MOS場(chǎng)效應(yīng)晶體管
2.6.1  MOS晶體管結(jié)構(gòu)
2.6.2  MOS晶體管工作原理
2.6.3  MOS晶體管直流伏安特性定量結(jié)果
2.6.4  MOS晶體管的閾值電壓
2.6.5  4種類型MOS晶體管的對(duì)比分析
2.6.6  MOS晶體管模型和模型參數(shù)
2.6.7  影響MOSFET器件特性的非理想因素
2.6.8  CMOS晶體管
2.6.9  現(xiàn)代IC中的先進(jìn)MOS結(jié)構(gòu)
2.7  異質(zhì)結(jié)半導(dǎo)體器件
2.7.1  異質(zhì)結(jié)
2.7.2  異質(zhì)結(jié)雙極晶體管（HBT）
2.7.3  高電子遷移率晶體管（HEMT）
練習(xí)
第3章  集成電路制造工藝
3.1  硅平面工藝基本流程
3.1.1  平面工藝的基本概念
3.1.2  pn結(jié)隔離雙極IC工藝基本流程
3.1.3  平面工藝中的基本工藝
3.2  氧化工藝
3.2.1  SiO2薄膜在集成電路中的作用
3.2.2  SiO2生長(zhǎng)方法
3.2.3  氮化硅薄膜的制備
3.2.4  SiO2膜質(zhì)量要求和檢驗(yàn)方法
3.2.5  氧化技術(shù)面臨的挑戰(zhàn)
3.3  摻雜方法之一--擴(kuò)散工藝
3.3.1  擴(kuò)散原理
3.3.2  常用擴(kuò)散方法簡(jiǎn)介
3.3.3  擴(kuò)散層質(zhì)量檢測(cè)
3.3.4  擴(kuò)散工藝與集成電路設(shè)計(jì)的關(guān)系
3.4  摻雜方法之二--離子注入技術(shù)
3.4.1  離子注入技術(shù)的特點(diǎn)
3.4.2  離子注入設(shè)備
3.4.3  離子注入退火
3.4.4  離子注入雜質(zhì)分布
3.5  光刻和刻蝕工藝
3.5.1  光刻工藝的特征尺寸--工藝水平的標(biāo)志
3.5.2  光刻和刻蝕工藝基本過程
3.5.3  超微細(xì)圖形的光刻技術(shù)
3.6  制版工藝
3.6.1  集成電路生產(chǎn)對(duì)光刻版的質(zhì)量要求
3.6.2  制版工藝過程
3.6.3  光刻掩膜版的檢查
3.7  外延工藝
3.7.1  外延生長(zhǎng)原理
3.7.2  外延層質(zhì)量要求
3.7.3  分子束外延生長(zhǎng)技術(shù)
3.8  金屬化工藝
3.8.1  金屬材料的選用
3.8.2  金屬化互連系統(tǒng)結(jié)構(gòu)
3.8.3  金屬層淀積工藝
3.8.4  平面化
3.8.5  合金化
3.9  引線封裝
3.9.1  后工序加工流程
3.9.2  超聲鍵合
3.9.2  封裝
3.10  隔離技術(shù)
3.10.1  MOS IC的隔離
3.10.2  雙極IC中的基本隔離技術(shù)
3.11  絕緣物上硅
3.11.1  SOI技術(shù)
3.11.2  注氧隔離技術(shù)（Seperation by Implantation of Oxygen SIMOX）
3.11.3  硅片粘合技術(shù)（Wafer Bonding Technique）
3.12  CMOS集成電路工藝流程
3.12.1  CMOS工藝
3.12.2  典型N阱CMOS工藝流程
第4章  集成電路設(shè)計(jì)
4.1  集成電路版圖設(shè)計(jì)規(guī)則
4.1.1  λ設(shè)計(jì)規(guī)則
4.1.2  微米設(shè)計(jì)規(guī)則
4.2  集成電路中的無(wú)源元件
4.2.1  集成電阻
4.2.2  集成電容
4.2.3  片上電感
4.2.4  互連線
4.3  雙極集成器件和電路設(shè)計(jì)
4.3.1  雙極晶體管結(jié)構(gòu)
4.3.2  雙極晶體管的寄生參數(shù)
4.3.3  NPN晶體管縱向結(jié)構(gòu)設(shè)計(jì)
4.3.4  NPN晶體管橫向結(jié)構(gòu)設(shè)計(jì)
4.3.5  雙極集成電路版圖設(shè)計(jì)
4.3.6  版圖設(shè)計(jì)實(shí)例
4.4  CMOS集成器件和電路設(shè)計(jì)