從大概10年前開始，處理器的設(shè)計(jì)方式發(fā)生了巨大的變化。從表面上看，似乎沒有什么明顯的變化：晶體管密度依然按照摩爾定律每18～24個(gè)月翻一番。但如果仔細(xì)分析，會(huì)發(fā)現(xiàn)很多地方都發(fā)生了顯著的變化。曾經(jīng)按照摩爾定律增長(zhǎng)的處理器時(shí)鐘頻率開始變得停滯不前。處理器生產(chǎn)商開始從在管芯上設(shè)計(jì)單核處理器轉(zhuǎn)向設(shè)計(jì)多核處理器，通常也被簡(jiǎn)稱為多核（multicore）。這些多核芯片的發(fā)展標(biāo)志了處理器行業(yè)的一個(gè)重要轉(zhuǎn)變。從物理的角度來看，轉(zhuǎn)向多核設(shè)計(jì)的原因在于設(shè)計(jì)更高性能（更深或更寬的流水線）的單核處理器所帶來的功耗密度增長(zhǎng)無法接受。這也是處理器設(shè)計(jì)第二次遭遇功耗的物理限制，第一次遭遇導(dǎo)致處理器設(shè)計(jì)由雙極型晶體管全面轉(zhuǎn)向采用更高功效的互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）晶體管。而這次沒有可以替代CMOS晶體管的功效更高的技術(shù)，因此功耗限制需要通過體系結(jié)構(gòu)的改變來解決，即從單核處理器轉(zhuǎn)變?yōu)槎嗪颂幚砥鳌ｋm然并行體系結(jié)構(gòu)已經(jīng)出現(xiàn)了很長(zhǎng)一段時(shí)間，但隨著向多核處理器的轉(zhuǎn)變，并行體系結(jié)構(gòu)將會(huì)成為當(dāng)代處理器的主流設(shè)計(jì)。
從處理器設(shè)計(jì)者的角度來看，理論上性能可以通過首先轉(zhuǎn)向多核，之后增加管芯上的核心數(shù)來保持很長(zhǎng)一段時(shí)間的增長(zhǎng)。然而從編程人員的角度來看，轉(zhuǎn)向多核會(huì)導(dǎo)致一個(gè)很重要的結(jié)果：性能的增長(zhǎng)依賴于程序員編寫并行代碼的能力，以及如何調(diào)優(yōu)并行代碼使其具有較好的可擴(kuò)展性。在多核處理器之前，程序員只需要關(guān)注增加可編程性或者編程抽象的層次，即便這樣做會(huì)導(dǎo)致代碼復(fù)雜度的增加以及執(zhí)行效率的降低，因?yàn)樗麄冎�道處理器核�?huì)變得越來越快從而抵消這些不利影響。然而，現(xiàn)在程序員如果希望克服可編程性和抽象層次增加對(duì)性能的不利影響，需要考慮如何利用多核處理器所提供的并行優(yōu)勢(shì)來編寫程序。換句話說，并行編程和性能調(diào)優(yōu)對(duì)許多程序員而言已經(jīng)成為不可或缺的能力。
盡管多核已經(jīng)成為主流體系結(jié)構(gòu)，但在寫作本書時(shí)，市場(chǎng)上幾乎沒有任何教科書涵蓋了并行多核體系結(jié)構(gòu)。雖然有很多關(guān)于并行編程以及傳統(tǒng)并行體系結(jié)構(gòu)的教科書，也有一些與多核體系結(jié)構(gòu)相關(guān)的特定主題的短篇講義，但是筆者未找到完整的講解多核體系結(jié)構(gòu)的教科書。這方面的缺失促成了筆者完成本書。筆者希望本書關(guān)于多核體系結(jié)構(gòu)的內(nèi)容有助于當(dāng)前教授計(jì)算機(jī)體系結(jié)構(gòu)的教師講授相關(guān)內(nèi)容。筆者同時(shí)也希望本書能夠幫助還沒有教授多核體系結(jié)構(gòu)的教師開設(shè)該課程。最后，筆者希望本書能夠成為多核編程或者設(shè)計(jì)多核芯片的專家的工具書。
筆者在寫作本書時(shí)面臨一些重大的挑戰(zhàn)。首先，微處理器技術(shù)的變化節(jié)奏非�？�。本書涵蓋的一些主題仍然處于不斷變化中，導(dǎo)致筆者對(duì)相關(guān)內(nèi)容進(jìn)行了多次迭代。例如，在寫作之初，一個(gè)典型的多核處理器包含兩個(gè)處理器核并共享L2高速緩存，然而在完成本書寫作時(shí)，管芯上的處理器核數(shù)量增加到了16個(gè)，并且具有更深、更復(fù)雜的存儲(chǔ)層次。撰寫變化如此之快的相關(guān)技術(shù)非常具有挑戰(zhàn)性。此外，另一個(gè)重大的挑戰(zhàn)是關(guān)于多核體系結(jié)構(gòu)有太多的主題，單就一本教科書的厚度無法全部涵蓋。因此，筆者在寫作本書時(shí)需要做出決定：包含哪些主題和不包含哪些主題。因此非常遺憾，本書無法滿足所有讀者的需求，一些讀者可能會(huì)發(fā)現(xiàn)他們感興趣的主題并沒有包含在內(nèi)或者不夠深入。然而，筆者嘗試著涵蓋多核體系結(jié)構(gòu)中最基礎(chǔ)的內(nèi)容，并希望以此為跳板供讀者繼續(xù)閱讀其他資料。筆者相信本書可以為讀者提供預(yù)備知識(shí)，進(jìn)而繼續(xù)閱讀多核體系結(jié)構(gòu)領(lǐng)域的研究論文。
本書基于筆者在2009年寫作并出版的《并行計(jì)算機(jī)體系結(jié)構(gòu)基礎(chǔ)：多芯片和多核系統(tǒng)》（Fundamentals of Parallel Computer Architecture: Multichip and Multicore Systems）。與該書相比，本書不僅擴(kuò)展了所涵蓋的有關(guān)多核體系結(jié)構(gòu)的內(nèi)容，而且將多核體系結(jié)構(gòu)作為討論的中心。
本書在寫作過程中始終遵循以下理念。第一，本書的內(nèi)容適用于研究生、高年級(jí)本科生，以及受過計(jì)算機(jī)科學(xué)或工程訓(xùn)練的專業(yè)人士。一些涉及操作系統(tǒng)（進(jìn)程、線程、虛擬內(nèi)存）和計(jì)算機(jī)組成（指令集、寄存器）的基本概念在書中只是簡(jiǎn)單提及，筆者假設(shè)讀者已經(jīng)了解相關(guān)基本概念。
第二，當(dāng)介紹一個(gè)概念時(shí)，筆者首先構(gòu)建一個(gè)場(chǎng)景并引導(dǎo)讀者理解該問題，之后再引入相關(guān)概念。因此，對(duì)于有些讀者來說本書的敘述可能有些煩瑣，但對(duì)另一些讀者來說這將有助于他們更清晰地理解相關(guān)問題和概念。
第三，除了一些特例之外，本書各章都設(shè)計(jì)得相對(duì)較短，因此讀者利用一個(gè)周末完成一章的閱讀并沒有太大難度。筆者希望學(xué)生可以完整閱讀本書，即使需要跳過本書的一些內(nèi)容，也希望是跳過整章而不是一章的部分內(nèi)容。為了縮短各章的長(zhǎng)度，筆者將本書的內(nèi)容分解為更多的章節(jié)（相對(duì)于本領(lǐng)域的典型教科書而言）。例如，關(guān)于高速緩存一致性（后文簡(jiǎn)稱緩存一致性）的內(nèi)容被劃分為3章：第6章引出問題，第7章介紹了廣播緩存一致性協(xié)議，第10章介紹了目錄式緩存一致性協(xié)議和更多高級(jí)主題。
第四，筆者致力于讓本書更具吸引力。一個(gè)獨(dú)特的地方就是分散在本書不同地方的“你知道嗎？”文本框，用于展示小的案例分析、不同的觀點(diǎn)、例子，或者有趣的事實(shí)和討論內(nèi)容。另一個(gè)獨(dú)特的地方就是在本書的最后包含了對(duì)并行多核體