第1章 概述 1
1.1 數(shù)字電路與計算機 1
1.2 數(shù)字與模擬 4
1.2.1 數(shù)字信號與模擬信號 4
1.2.2 數(shù)字電路與模擬電路 6
1.3 數(shù)字電路的發(fā)展 7
1.4 課程任務與目標 9
1.5 數(shù)制 10
1.5.1 進位計數(shù)制 10
1.5.2 二進制與數(shù)字信號 11
1.5.3 數(shù)制轉換 12
1.6 計算機中常用的編碼 14
1.6.1 十進制編碼 14
1.6.2 字符編碼 17
1.6.3 邏輯抽象與狀態(tài)編碼 18
本章小結 21
習題 22
第2章 邏輯代數(shù)基礎 25
2.1 邏輯代數(shù)的基本概念 25
2.1.1 邏輯變量、常量與邏輯函數(shù) 25
2.1.2 邏輯函數(shù)的表示方法 26
2.1.3 基本運算與邏輯門 29
2.1.4 復合運算與邏輯門 31
2.2 邏輯代數(shù)的公理和定律 34
2.3 邏輯代數(shù)的運算規(guī)則 37
2.4 邏輯函數(shù)的表示形式 39
2.4.1 邏輯函數(shù)的基本形式 39
2.4.2 邏輯代數(shù)的標準形式 40
2.4.3 表示形式的轉換 43
2.5 邏輯函數(shù)的化簡方法 47
2.5.1 代數(shù)化簡法 47
2.5.2 卡諾圖化簡法 50
2.5.3 無關項的處理 61
2.5.4 多輸出邏輯函數(shù)的化簡 63
本章小結 65
習題 66
第3章 邏輯門電路 72
3.1 門電路概述 72
3.1.1 正邏輯與負邏輯 72
3.1.2 集成門電路的分類 74
3.1.3 邏輯系列 76
3.2 CMOS集成邏輯門 77
3.2.1 MOS晶體管 77
3.2.2 CMOS反相器 78
3.2.3 CMOS與非門 79
3.2.4 CMOS或非門 80
3.2.5 CMOS傳輸門 81
3.2.6 CMOS三態(tài)輸出門（TS門） 82
3.2.7 CMOS漏極開路輸出門（OD門） 84
3.3 雙極型晶體管的開關特性 86
3.3.1 二極管的開關特性 86
3.3.2 三極管的開關特性 88
3.4 TTL邏輯門 90
3.4.1 TTL與非門 91
3.4.2 TTL邏輯門的主要特性參數(shù) 94
3.4.3 TTL三態(tài)輸出門（TS門） 98
3.4.4 集電極開路輸出門（OC） 99
3.5 CMOS/TTL接口 101
3.5.1 CMOS和TTL邏輯系列 101
3.5.2 用TTL門驅(qū)動CMOS門 105
3.5.3 用CMOS門驅(qū)動TTL門 106
本章小結 107
習題 109
第4章 組合邏輯電路 114
4.1 組合邏輯電路概述 114
4.1.1 邏輯電路的分類 114
4.1.2 組合邏輯電路的特點 115
4.2 組合邏輯電路的分析 116
4.3 組合邏輯電路的設計 124
4.3.1 組合邏輯電路的設計方法 124
4.3.2 組合邏輯電路設計實例 125
4.4 組合邏輯電路中的競爭與冒險 132
4.4.1 競爭與冒險的基本概念 132
4.4.2 險象的分類 134
4.4.3 險象的判定 135
4.4.4 險象的消除 137
4.5 典型的組合邏輯電路 140
4.5.1 加法器 140
4.5.2 數(shù)值比較器 151
4.5.3 編碼器 155
4.5.4 譯碼器 162
4.5.5 數(shù)據(jù)選擇器 178
4.5.6 數(shù)據(jù)分配器 186
本章小結 188
習題 189
第5章 時序邏輯電路的存儲元件 195
5.1 存儲元件概述 195
5.1.1 雙穩(wěn)態(tài)元件 195
5.1.2 鎖存器/觸發(fā)器的特點與分類 196
5.2 基本鎖存器 196
5.2.1 基本R-S鎖存器 197
5.2.2 基本R-S鎖存器 200
5.3 鐘控鎖存器 202
5.3.1 鐘控R-S鎖存器 202
5.3.2 鐘控D鎖存器 204
5.4 主從觸發(fā)器 205
5.4.1 主從R-S觸發(fā)器 206
5.4.2 主從J-K觸發(fā)器 208
5.5 邊沿觸發(fā)器 210
5.5.1 邊沿D觸發(fā)器 211
5.5.2 邊沿J-K觸發(fā)器 213
5.6 其他觸發(fā)器 214
5.6.1 T觸發(fā)器 214
5.6.2 T觸發(fā)器 215
5.7 不同觸發(fā)器的轉換 216
5.7.1 基于D觸發(fā)器的轉換 216
5.7.2 基于J-K觸發(fā)器的轉換 217
5.8 集成觸發(fā)器 218
5.8.1 集成D觸發(fā)器 218
5.8.2 集成J-K觸發(fā)器 220
5.9 觸發(fā)器特性參數(shù) 224
本章小結 225
習題 226
第6章 同步時序邏輯電路 234
6.1 時序邏輯電路概述 234
6.1.1 時序邏輯電路的特點 234
6.1.2 時序邏輯電路的分類 235
6.1.3 時序邏輯電路的描述方法 238
6.2 同步時序邏輯電路的分析 242
6.2.1 同步時序邏輯電路的分析步驟 242
6.2.2 分析舉例 246
6.3 同步時序邏輯電路的設計 253
6.3.1 設計步驟 253
6.3.2 建立原始狀態(tài)圖和原始狀態(tài)表 254
6.3.3 狀態(tài)化簡 263
6.3.4 狀態(tài)分配 274
6.3.5 同步時序電路設計舉例 276
6.4 寄存器 288
6.4.1 鎖存器 288
6.4.2 基本寄存器 290
6.4.3 移位寄存器 292
6.5 計數(shù)器 297
6.5.1 計數(shù)器的特點和分類 297
6.5.2 二進制計數(shù)器 298
6.5.3 十進制計數(shù)器 306
6.5.4 任意進制計數(shù)器 311
6.5.5 計數(shù)器容量的擴展 314
6.5.6 移位寄存器型計數(shù)器 317
6.6 綜合應用與設計 324
6.6.1 分頻器的設計 324
6.6.2 順序脈沖發(fā)生器 325
6.6.3 序列信號發(fā)生器 328
本章小結 331
習題 332
第7章 異步時序邏輯電路 342
7.1 異步時序邏輯電路的分類 342
7.2 脈沖異步時序邏輯電路 343
7.2.1 脈沖異步時序邏輯電路的分析 344
7.2.2 脈沖異步時序邏輯電路的設計 350
7.3 電平異步時序邏輯電路 363
7.3.1 電平異步時序邏輯電路的描述方法 364
7.3.2 電平異步時序邏輯電路的分析 367
7.3.3 電平異步時序邏輯電路中的競爭 372
7.3.4 電平異步時序邏輯電路的設計 377
7.4 集成異步計數(shù)器 387
7.4.1 集成異步計數(shù)器的結構 387
7.4.2 集成異步計數(shù)器的功能 388
7.4.3 集成異步計數(shù)器的應用 392
本章小結 395
習題 396
第8章 脈沖產(chǎn)生電路 404
8.1 脈沖產(chǎn)生電路概述 404
8.2 555定時器 406
8.2.1 555定時器的內(nèi)部結構 406
8.2.2 555定時器的基本功能 407
8.3 多諧振蕩器 408
8.3.1 多諧振蕩器的特點與主要參數(shù) 408
8.3.2 用邏輯門構成的自激多諧振蕩器 409
8.3.3 555定時器構成自激多諧振蕩器 411
8.3.4 石英晶體振蕩器 416
8.4 單穩(wěn)態(tài)觸發(fā)器 417
8.4.1 單穩(wěn)態(tài)觸發(fā)器的特點與主要參數(shù) 417
8.4.2 用555定時器構成的單穩(wěn)態(tài)觸發(fā)器 417
8.4.3 集成單穩(wěn)態(tài)觸發(fā)器 421
8.4.4 單穩(wěn)態(tài)觸發(fā)器的應用 424
8.5 施密特觸發(fā)器 426
8.5.1 施密特觸發(fā)器的特點與主要參數(shù) 426
8.5.2 施密特觸發(fā)器的結構與原理 427
8.5.3 用555定時器構成施密特觸發(fā)器 430
8.5.4 集成施密特觸發(fā)器 432
8.5.5 施密特觸發(fā)器的應用 432
本章小結 434
習題 435
參考文獻 439