本書以實用和權(quán)威性的觀點全面論述了模擬集成電路版圖設計中所涉及的各種問題及目前的研究成果。書中介紹了半導體器件物理與工藝、失效機理等內(nèi)容；基于模擬集成電路設計所采用的三種基本工藝：標準雙極工藝、多晶硅柵CMOS工藝和模擬BiCMOS工藝；重點探討了無源器件的設計與匹配性問題，二極管設計，雙極型晶體管和場效應晶體管的設計與應用，以及某些專門領域的內(nèi)容，包括器件合并、保護環(huán)、焊盤制作、單層連接、ESD結(jié)構(gòu)等。最后介紹了有關芯片版圖的布局布線知識。
Alan Hastings， 美國TI（德州儀器）教授級工程師，具有淵博的集成電路版圖設計知識和豐富的實踐經(jīng)驗。
張為，博士，天津大學微電子學院教授，博士生導師。研究方向包括數(shù)字信號處理VLSI與通信系統(tǒng)，射頻集成電路設計，圖像分析與模式識別。
目 錄
第1章 器件物理 1
1.1 半導體 1
1.1.1 產(chǎn)生與復合 3
1.1.2 非本征（雜質(zhì)）半導體 5
1.1.3 擴散和漂移 7
1.2 PN結(jié) 9
1.2.1 耗盡區(qū) 9
1.2.2 PN結(jié)二極管 11
1.2.3 肖特基二極管 13
1.2.4 齊納二極管 14
1.2.5 歐姆接觸 15
1.3 雙極型晶體管 16
1.3.1 Beta 18
1.3.2 I-V特性 19
1.4 MOS晶體管 20
1.4.1 閾值電壓 22
1.4.2 I-V特性 23
1.5 JFET晶體管 25
1.6 小結(jié) 27
1.7 習題 28
第2章 半導體制造 30
2.1 硅制造 30
2.1.1 晶體生長 30
2.1.2 晶圓制造 31
2.1.3 硅的晶體結(jié)構(gòu) 32
2.2 光刻技術 33
2.2.1 光刻膠 33
2.2.2 光掩模和掩模版 34
2.2.3 光刻 35
2.3 氧化物生長和去除 35
2.3.1 氧化物生長和淀積 35
2.3.2 氧化物去除 37
2.3.3 氧化物生長和去除的其他
效應 38
2.3.4 硅的局部氧化（LOCOS） 40
2.4 擴散和離子注入 41
2.4.1 擴散 42
2.4.2 擴散的其他效應 43
2.4.3 離子注入 45
2.5 硅淀積和刻蝕 46
2.5.1 外延 47
2.5.2 多晶硅淀積 48
2.5.3 介質(zhì)隔離 49
2.6 金屬化 51
2.6.1 鋁淀積及去除 52
2.6.2 難熔阻擋金屬 53
2.6.3 硅化 55
2.6.4 夾層氧化物、夾層氮化物和
保護層 56
2.6.5 銅金屬化 58
2.7 組裝 60
2.7.1 安裝與鍵合 61
2.7.2 封裝 63
2.8 小結(jié) 64
2.9 習題 64
第3章 典型工藝 66
3.1 標準雙極工藝 66
3.1.1 本征特性 66
3.1.2 制造順序 67
3.1.3 可用器件 71
3.1.4 工藝擴展 77
3.2 多晶硅柵CMOS工藝 80
3.2.1 本質(zhì)特征 81
3.2.2 制造順序 81
3.2.3 可用器件 87
3.2.4 工藝擴展 92
3.3 模擬BiCMOS 96
3.3.1 本質(zhì)特征 96
3.3.2 制造順序 97
3.3.3 可用器件 102
3.3.4 工藝擴展 106
3.4 小結(jié) 110
3.5 習題 110
第4章 失效機制 113
4.1 電過應力 113
4.1.1 靜電漏放（ESD） 113
4.1.2 電遷徙 115
4.1.3 介質(zhì)擊穿 117
4.1.4 天線效應 119
4.2 玷污 121
4.2.1 干法腐蝕 122
4.2.2 可動離子玷污 123
4.3 表面效應 125
4.3.1 熱載流子注入 125
4.3.2 齊納蠕變 128
4.3.3 雪崩誘發(fā)β衰減 130
4.3.4 負偏置溫度不穩(wěn)定性 131
4.3.5 寄生溝道和電荷分散 132
4.4 寄生效應 139
4.4.1 襯底去偏置 140
4.4.2 少子注入 143
4.4.3 襯底效應 153
4.5 小結(jié) 154
4.6 習題 155
第5章 電阻 157
5.1 電阻率和方塊電阻（薄層
電阻） 157
5.2 電阻版圖 159
5.3 電阻變化 162
5.3.1 工藝變化 162
5.3.2 溫度變化 163
5.3.3 非線性 164
5.3.4 接觸電阻 166
5.4 電阻的寄生效應 167
5.5 不同電阻類型的比較 170
5.5.1 基區(qū)電阻 170
5.5.2 發(fā)射區(qū)電阻 171
5.5.3 基區(qū)埋層電阻 172
5.5.4 高值薄層電阻 172
5.5.5 外延埋層電阻 175
5.5.6 金屬電阻 176
5.5.7 多晶硅電阻 177
5.5.8 NSD和PSD電阻 179
5.5.9 N阱電阻 180
5.5.10 薄膜電阻 181
5.6 調(diào)整電阻阻值 182
5.6.1 調(diào)節(jié)電阻（Tweaking Resistor） 182
5.6.2 微調(diào)電阻 184
5.7 小結(jié) 191
5.8 習題 191
第6章 電容和電感 193
6.1 電容 193
6.1.1 電容的變化 198
6.1.2 電容的寄生效應 201
6.1.3 電容比較 202
6.2 電感 210
6.2.1 電感寄生效應 212
6.2.2 電感的制作 214
6.3 小結(jié) 215
6.4 習題 216
第7章 電阻和電容的匹配 218
7.1 失配的測量 218
7.2 失配的原因 220
7.2.1 隨機變化 220
7.2.2 工藝偏差 223
7.2.3 互連寄生 224
7.2.4 版圖移位 225
7.2.5 刻蝕速率的變化 227
7.2.6 光刻效應 229
7.2.7 擴散相互作用 230
7.2.8 氫化 231
7.2.9 機械應力和封裝漂移 232
7.2.10 應力梯度 234
7.2.11 溫度梯度和熱電效應 242
7.2.12 靜電影響 246
7.3 器件匹配規(guī)則 253
7.3.1 電阻匹配規(guī)則 253
7.3.2 電容匹配規(guī)則 256
7.4 小結(jié) 259
7.5 習題 259
第8章 雙極型晶體管 262
8.1 雙極型晶體管的工作原理 262
8.1.1 β值下降 263
8.1.2 雪崩擊穿 264
8.1.3 熱擊穿和二次擊穿 265
8.1.4 NPN晶體管的飽和狀態(tài) 267
8.1.5 寄生PNP管的飽和態(tài) 270
8.1.6 雙極晶體管的寄生效應 272
8.2 標準雙極型小信號晶體管 274
8.2.1 標準雙極型NPN晶體管 274
8.2.2 標準雙極工藝襯底PNP
晶體管 279
8.2.3 標準雙極型橫向PNP
晶體管 282
8.2.4 高電壓雙極型晶體管 289
8.2.5 超β（Super-Beta）NPN
晶體管 291
8.3 CMOS和BiCMOS工藝小信號
雙極型晶體管 292
8.3.1 CMOS工藝PNP晶體管 292
8.3.2 淺阱（Shallow-Well）
晶體管 295
8.3.3 模擬BiCMOS雙極型
晶體管 297
8.3.4 高速雙極型晶體管 299
8.3.5 多晶硅發(fā)射極晶體管 301
8.3.6 氧化隔離（Oxide-Isolated）
晶體管 302
8.3.7 鍺硅晶體管 305
8.4 小結(jié) 306
8.5 習題 307
第9章 雙極型晶體管的應用 309
9.1 功率雙極型晶體管 309
9.1.1 NPN功率晶體管的失效
機理 310
9.1.2 功率NPN晶體管的版圖 316
9.1.3 PNP功率晶體管 323
9.1.4 飽和檢測與限制 324
9.2 雙極型晶體管匹配 327
9.2.1 隨機變化 328
9.2.2 發(fā)射區(qū)簡并 330
9.2.3 NBL陰影 331
9.2.4 熱梯度 332
9.2.5 應力梯度 336
9.2.6 填充物誘生應力 327
9.2.7 系統(tǒng)失配的其他因素 339
9.3 雙極型晶體管匹配設計規(guī)則 340
9.3.1 縱向晶體管匹配規(guī)則 340
9.3.2 橫向晶體管匹配規(guī)則 343
9.4 小結(jié) 345
9.5 習題 345
第10章 二極管 349
10.1 標準雙極工藝二極管 349
10.1.1 二極管連接形式的
晶體管 349
10.1.2 齊納二極管 351
10.1.3 肖特基二極管 357
10.1.4 功率二極管 361
10.2 CMOS和BiCMOS工藝
二極管 363
10.2.1 CMOS結(jié)型二極管 363
10.2.2 CMOS和BiCMOS肖特基
二極管 364
10.3 匹配二極管 365
10.3.1 匹配PN結(jié)二極管 365
10.3.2 匹配齊納二極管 367
10.3.3 匹配肖特基二極管 368
10.4 小結(jié) 368
10.5 習題 368
第11章 場效應晶體管 370
11.1 MOS晶體管的工作原理 371
11.1.1 MOS晶體管建模 371
11.1.2 晶體管的寄生參數(shù) 376
11.2 構(gòu)造CMOS晶體管 384
11.2.1 繪制MOS晶體管版圖 384
11.2.2 N阱和P阱工藝 386
11.2.3 溝道終止注入 389
11.2.4 閾值調(diào)整注入 390
11.2.5 按比例縮小晶體管 392
11.2.6 不同的結(jié)構(gòu) 395
11.2.7 背柵接觸 399
11.3 浮柵晶體管 402
11.3.1 浮柵晶體管的工作原理 403
11.3.2 單層多晶硅EEPROM
存儲器 406
11.4 JFET晶體管 408
11.4.1 JFET建模 408
11.4.2 JFET的版圖 409
11.5 小結(jié) 412
11.6 習題 412
第12章 MOS晶體管的應用 415
12.1 擴展電壓晶體管 415
12.1.1 LDD和DDD晶體管 416
12.1.2 擴展漏區(qū)晶體管 419
12.1.3 多層柵氧化（multiple
gate oxide） 421
12.2 功率MOS晶體管 423
12.2.1 MOS安全工作區(qū) 424
12.2.2 常規(guī)MOS功率晶體管 428
12.2.3 DMOS晶體管 435
12.3 MOS晶體管的匹配 440
12.3.1 幾何效應 441
12.3.2 擴散和刻蝕效應 444
12.3.3 氫化作用 447
12.3.4 熱效應和應力效應 449
12.3.5 MOS晶體管的共質(zhì)心
布局 450
12.4 MOS晶體管的匹配規(guī)則 454
12.5 小結(jié) 457
12.6 習題 457
第13章 一些專題 460
13.1 合并器件 460
13.1.1 有缺陷的器件合并 461
13.1.2 成功的器件合并 464
13.1.3 低風險合并 466
13.1.4 中度風險合并器件 467
13.1.5 設計新型合并器件 468
13.1.6 模擬BiCMOS中合并器件
的作用 469
13.2 保護環(huán) 469
13.2.1 標準雙極電子保護環(huán) 470
13.2.2 標準雙極空穴保護環(huán) 471
13.2.3 CMOS和BiCMOS設計中
的保護環(huán) 472
13.3 單層互連 474
13.3.1 預布版和棒圖 474
13.3.2 交叉布線技術 476
13.3.3 隧道的類型 477
13.4 構(gòu)建焊盤環(huán) 479
13.4.1 劃片線與對準標記 479
13.4.2 焊盤、微調(diào)焊盤和測試
焊盤 480
13.5 ESD結(jié)構(gòu) 483
13.5.1 齊納箝位 484
13.5.2 兩級齊納箝位 485
13.5.3 緩沖齊納箝位 487
13.5.4 VCES箝位 488
13.5.5 VECS箝位 489
13.5.6 反向并聯(lián)二極管箝位 490
13.5.7 柵接地NMOS箝位 490
13.5.8 CDM箝位 492
13.5.9 橫向SCR箝位 493
13.5.10 選擇ESD結(jié)構(gòu) 494
13.6 習題 496
第14章 組裝管芯 500
14.1 規(guī)劃管芯 500
14.1.1 單元面積估算 500
14.1.2 管芯面積估算 503
14.1.3 總利潤率 505
14.2 布局 506
14.3 頂層互連 511
14.3.1 通道布線原理 511
14.3.2 特殊布線技術 513
14.3.3 電遷徙 517
14.3.4 減小應力效應 519
14.4 小結(jié) 520
14.5 習題 520
附錄A 縮寫詞匯表 523
附錄B 立方晶體的米勒指數(shù) 527
附錄C 版圖規(guī)則實例 529
附錄D 數(shù)學推導 536
附錄E 版圖編輯軟件的出處 541
書單推薦
