基于Tanner的集成電路版圖設(shè)計技術(shù)/高職高!笆濉币(guī)劃教材
定 價:23 元
叢書名:高職高!笆濉币(guī)劃教材
- 作者:劉暢 著
- 出版時間:2017/10/1
- ISBN:9787560646329
- 出 版 社:西安電子科技大學(xué)出版社
- 中圖法分類:TN402
- 頁碼:
- 紙張:膠版紙
- 版次:1
- 開本:16開
本書以Tanner版圖設(shè)計軟件為平臺,結(jié)合企業(yè)實際需求,采用項目式的方式進行編寫。全書分為三大模塊,共8章,主要內(nèi)容包括:集成電路設(shè)計前沿技術(shù)、CMOS集成電路版圖設(shè)計基礎(chǔ)、Tanner的S-Edit(電路圖編輯器)、Tanner的L-Edit(版圖編輯器)、Tanner的T-Spice(仿真編輯器)、CMOS與非門的版圖設(shè)計實例、CMOS或非門的版圖設(shè)計實例、CMOS復(fù)合邏輯門的版圖設(shè)計實例。
本書選材合理、文字?jǐn)⑹銮宄,可作為高職高專電子、通信類相關(guān)專業(yè)的教材,也可作為集成電路版圖設(shè)計人員的參考書,亦可供版圖設(shè)計培訓(xùn)班的學(xué)員作為培訓(xùn)教材來使用。
集成電路技術(shù)是電子信息技術(shù)的核心和基礎(chǔ),而集成電路版圖設(shè)計是集成電路技術(shù)不可或缺的一個環(huán)節(jié),它搭建了電路設(shè)計與集成電路芯片制造之間的橋梁。版圖設(shè)計工程師為專業(yè)版圖設(shè)計人員,主要負(fù)責(zé)通過EDA設(shè)計工具進行集成電路后端的版圖設(shè)計和驗證,最終產(chǎn)生供集成電路制造用的GDSII數(shù)據(jù)。因此,一個優(yōu)秀的版圖設(shè)計者,對于集成電路行業(yè)來說至關(guān)重要。
集成電路版圖設(shè)計是一門技術(shù),更是一門藝術(shù),它不僅需要版圖設(shè)計者具有電路原理與工藝制造的基礎(chǔ)知識,更需要設(shè)計者具有想象力和創(chuàng)造力。對于設(shè)計者來說,設(shè)計出正確的集成電路版圖并不困難,但是要設(shè)計出性能高、功耗低、可靠性高的電路版圖,就需要通過長期的工作經(jīng)驗和知識的積累以及不斷地對集成電路發(fā)展前沿技術(shù)的關(guān)注來實現(xiàn)。
本書采用模塊化的教學(xué)方式,實行“四個結(jié)合”,即:先進性與實用性相結(jié)合、系統(tǒng)性與針對性相結(jié)合、課堂授課與技能操作相結(jié)合、課堂討論與調(diào)查研究相結(jié)合,強調(diào)案例教學(xué)、互動教學(xué)、操作能力實訓(xùn)教學(xué),從而使學(xué)生學(xué)以致用。
全書分為三大部分,共8章。第一部分介紹集成電路版圖設(shè)計前沿技術(shù)和CMOS集成電路版圖設(shè)計基礎(chǔ)知識;第二部分介紹Tanner版圖設(shè)計軟件;第三部分以具體的CMOS集成電路版圖設(shè)計為例,按照現(xiàn)階段集成電路版圖設(shè)計的流程,對功能定義、電路設(shè)計、版圖設(shè)計、物理驗證、仿真驗證等環(huán)節(jié)進行詳細(xì)的闡述,并提供詳細(xì)的操作步驟。在本書最后的附錄中還介紹了Tanner的常用快捷鍵。
主編劉暢對本書的編寫思路和大綱進行了總體策劃,并完成了全書的編寫;副主編孟祥忠、李宗寶、許毅對本書提出了很多建設(shè)性的意見,并審核、校對了全書。在此向為本書出版做出貢獻(xiàn)的朋友們一并表示感謝。
由于編者水平有限,加之時間緊迫,書中疏漏之處在所難免,懇請廣大讀者批評指正。
編者
2017年4月