VHDL嵌入式數(shù)字系統(tǒng)設(shè)計教程
定 價:59 元
- 作者:(澳),阿申登 著 夏宇聞 ,等 譯
- 出版時間:2011/4/1
- ISBN:9787512403871
- 出 版 社:北京航空航天大學(xué)出版社
- 中圖法分類:TP312VH
- 頁碼:518
- 紙張:膠版紙
- 版次:1
- 開本:16開
通過系統(tǒng)設(shè)計的背景來講解數(shù)字設(shè)計,全面覆蓋了與嵌入式系統(tǒng)設(shè)計相關(guān)的各個方面,其中各章節(jié)不僅講述了邏輯設(shè)計本身,還闡述了處理器、存儲器、輸入/輸出接口和實現(xiàn)技術(shù)。本書特別強調(diào)在數(shù)字系統(tǒng)設(shè)計時,除了考慮邏輯設(shè)計外,還必須考慮用現(xiàn)實世界的工程方法來實現(xiàn)嵌入式系統(tǒng)的設(shè)計存在的許多約束條件和制約因素,諸如電路面積、電路的互連、接口的需求、功耗和速度性能等,重點講解基于硬件描述語言(HDL)的設(shè)計和驗證。全書列舉了大量的VHDL例子,通過把數(shù)字邏輯作為嵌入式系統(tǒng)設(shè)計的一部分進行講解,有效地加深讀者對硬件的理解。
本書可為計算機工程、計算機科學(xué)和電子工程學(xué)科的學(xué)生學(xué)習數(shù)字設(shè)計打下堅實的基礎(chǔ)。
第1章 引言和方法學(xué)
1.1 數(shù)字系統(tǒng)和嵌入式系統(tǒng)
1.2 二進制表示法和電路元件
1.3 實際的電路
1.3.1 集成電路
1.3.2 邏輯電平
1.3.3 靜態(tài)負載電平
1.3.4 電容負載和傳播延遲
1.3.5 線路延遲
1.3.6 時序
1.3.7 電源
1.3.8 面積和芯片封裝
1.4 模型
1.5 設(shè)計方法學(xué)
1.6 全章 總結(jié)
1.7 進一步閱讀的參考資料
練習題
第2章 組合電路基本知識
2.1 布爾函數(shù)與布爾代數(shù)
2.1.1 布爾函數(shù)
2.1.2 布爾代數(shù)
2.1.3 布爾方程的VHDL模型
2.2 二進制編碼
2.2.1 使用向量的二進制編碼
2.2.2 位錯誤
2.3 組合元件和集成電路
2.3.1 解碼器和編碼器
2.3.2 多路選擇器
2.3.3 低電子有效邏輯
2.4 組合電路的驗證
2.5 本章總結(jié)
2.6 進一步閱讀的參考資料
練習題
第3章 數(shù)字基礎(chǔ)
3.1 無符號整數(shù)
3.1.1 無符號整數(shù)的編碼
3.1.2 無符號整數(shù)的運算
3.1.3 格雷碼(Graycode)
3.2 有符號整數(shù)
3.2.1 有符號整數(shù)的編碼
3.2.2 有符號整數(shù)的操作
3.3 定點數(shù)
3.3.1 定點數(shù)的編碼
3.3.2 對定點數(shù)的操作
3.4 浮點數(shù)
3.4.1 浮點數(shù)酌編碼
3.4.2 VHDI.中的浮點表示
3.5 本章總結(jié)
3.6 閱讀的參考資料
練習題
第4章 時序電路基礎(chǔ)
4.1 存儲單元
4.1.1 觸發(fā)器和寄存器
4.1.2 移位寄存器
……
第5章 存儲器
第6章 實現(xiàn)技術(shù)和工藝
第7章 處理器基礎(chǔ)
第8章 接口
第9章 加速器
第10章 設(shè)計方法學(xué)
附錄A知識測試問答答案
附錄B電子電路入門
附錄C用于綜合的VHDL
附錄DGumnut微控制器核
索引