三維（3D）集成是一種新興的系統(tǒng)級集成封裝技術，通過垂直互連將不同芯片或模塊進行立體集成。《3D集成手冊：3D集成電路技術與應用》對國內外研究所和公司的不同3D集成技術進行了詳細介紹，系統(tǒng)闡述了不同工藝的設計原理和制作流程�！�3D集成手冊：3D集成電路技術與應用》旨在及時、客觀地向工程師和學者們提供該領域的前沿信息，供相關科研人員及高等院校相關專業(yè)的研究生學習、參考與使用。
第1章 3D集成概述
1．1 引言
1．2 晶圓堆疊技術的發(fā)展
1．3 3D封裝與3D集成
1．4 非TSV的3D疊層技術
1．4．1 Irvine傳感器
1．4．2 超薄芯片疊層（UTCS）（IMEC，CNRS，U．Barcelona）
1．4．3 富士通公司
1．4．4 Fraunhofer/IZM研究所
1．4．5 3D Plus公司與Leti公司
1．4．6 東芝公司系統(tǒng)封裝模塊
參考文獻
第2章 3D集成的驅動力
2．1 引言
2．2 電性能
2．2．1 信號傳輸速度
2．2．2 存儲器的延遲
2．3 功耗與噪聲
2．3．1 噪聲
2．4 外形尺寸
2．4．1 非易失性存儲器技術：閃存
2．4．2 易失性存儲器技術：靜態(tài)隨機存取存儲器（SRAM）與動態(tài)隨機存取存儲器（DRAM）
2．4．3 CMOS圖形傳感器
2．5 低成本
2．6 應用驅動
2．6．1 微處理器
2．6．2 存儲器
2．6．3 傳感器
2．6．4 現場可編程邏輯門陣列（FPGA）
參考文獻
第3章 3D集成工藝技術概述
3．1 3D集成技術概述
3．1．1 硅通孔技術（TSVs）
3．1．2 晶圓減薄
3．1．3 晶圓／IC對準鍵合
3．2 工藝流程
3．3 3D集成技術
3．3．1 TSV制作
3．3．2 載體晶圓的臨時鍵合
3．3．3 減薄工藝
3．3．4 對準與鍵合
參考文獻
第一篇 硅通孔制作
第4章 硅通孔的深反應離子刻蝕（DRIE）
4．1 引言
4．1．1 實現硅片貫穿互連技術的深反應離子刻蝕
4．1．2 DRIE的技術狀態(tài)與基本原理
4．1．3 Bosch工藝
4．1．4 通孔制備方法的選擇
4．2 DRIE設備及特征
4．2．1 高密度等離子體反應器
4．2．2 等離子體化學
4．2．3 等離子體診斷和表面分析
4．3 DRIE工藝
第二篇 晶圓減薄與鍵合技術
第三篇 集成過程
第四篇 設計、性能和熱管理
第五篇 應用
書單推薦
