目錄
第1章 PLL工作原理與電路構成 1
（PLL與頻率合成技術簡介）
1.1 PLL電路的基本T作原理 1
1.1.1 PLL電路的三大組成部分 1
1.1.2 PLL的應用與頻率合成器 3
1.1.3 PLL電路各部分工作波形 3
1.2 PLL電路以及頻率合成器的構成 4
1.2.1 輸出為輸入N倍頻的方法 4
1.2.2 輸出為輸入N/M倍頻的方法（輸入部分接入分頻電路） 5
1.2.3 輸出為輸入N/M倍頻的方法（輸出部分接入分頻電路） 5
1.2.4 輸出為輸入N×M倍頻的方法（增設前置頻率倍減器） 6
1.2.5 PLL電路與外差電路的組合方式（輸出為（fin×N）+fL） 7
1.2.6 PLL電路與DDS的組合方式 7
1.3 PLL頻率合成器的信號純正度 9
1.3.1 理想頻率合成器的輸出頻譜（1根譜線） 9
1.3.2 振幅調制的噪聲（AM噪聲） 10
1.3.3 頻率調制的噪聲（FM噪聲） 12
1.3.4 FM噪聲的影響 14
1.4 PLL的其他應用 16
1.4.1 數字數據恢復為時鐘的情況 16
【專欄】 dBc 18
1.4.2 頻率-電壓轉換電路（FM解調電路） 19
1.4.3 電動機的轉速控制電路 19
【專欄】 PLL電路的發(fā)明者Bellescize 20
附錄A PLL電路中負反饋的應用 21
A.1 PLL電路與運算放大器電路的異同 2l
A.2 放大電路中學習的負反饋方式與特性 23
第2章 PLL電路的傳輸特性 31
（PLL電路的特性由環(huán)路濾波器決定）
2.1 PLL電路傳輸特性的理解 31
2.1.1 PLL電路各部分的傳輸特性 31
2.1.2 簡單例題（時鐘的50倍頻電路） 33
2.1.3 傳輸特性的求法（除環(huán)路濾波器特性以外） 35
【專欄】 仿真使用SPICE非常方便 36
2.1.4 使用的環(huán)路濾波器的特性與PLL電路的傳輸特性 37
2.1.5 PLL電路中施加負反饋的效果 39
2.2 環(huán)路濾波器設計的基礎知識 41
2.2.1 RC低通濾波器的特性 41
2.2.2 具有階躍特性的RC低通濾波器 43
2.2.3 多級RC濾波器中增益與相位之間關系 44
2.2.4 普通的RC低通濾波器（使用滯后濾波器時環(huán)路特性不穩(wěn)定） 46
2.2.5 使PLL特性穩(wěn)定的滯后超前濾波器 47
第3章 PLL電路中環(huán)路濾波器的設計方法 51
（無源/有源環(huán)路濾波器的設計實例與驗證）
3.1 無源環(huán)路濾波器的設計 51
3.1.1 滯后超前濾波器的伯德圖 51
3.1.2 PLL電路與滯后超前濾波器組合的特性 53
3.1.3 分頻系數的改變情況 56
3.1.4 根據規(guī)格化曲線圖求出環(huán)路濾波器的常數(參照附錄B) 57
3.2 10~100kHz PLL頻率合成器中環(huán)路濾波器的設計 59
3.2.1 作為實驗用頻率合成器的概況 59
3.2.2 頻率合成器傳輸特性的求法（除環(huán)路濾波器以外） 61
3.2.3 時間常數小、M=-10dB、相位裕量為60。的設計 61
3.2.4 時間常數中等、M=-20dB、相位裕量為50。的設計 64
3.2.5 時間常數大、M=-30dB、相位裕量為50。的設計 66
3.2.6 試做的頻率合成器的輸出波形 68
3.2.7 試做的頻率合成器的輸出頻譜 70
3.2.8 鎖相速度 72
3.3 有源環(huán)路濾波器 75
3.3.1 有源環(huán)路濾波器 75
3.3.2 2次有源環(huán)路濾波器的伯德圖 75
3.3.3 3次有源環(huán)路濾波器 77
3.3.4 有源環(huán)路濾波器的噪聲 79
3.3.5 根據規(guī)格化曲線圖求出有源環(huán)路濾波器常數的方法80
3.4 25~50MHz PLL頻率合成器中環(huán)路濾波器的設計 80
3.4.1 實際電路中設計的有源環(huán)路濾波器 80
3.4.2 使用規(guī)格化曲線圖求出環(huán)路濾波器的常數 81
3.4.3 時間常數小、M=0dB、相位裕量為50。的設計 85
3.4.4 時間常數中等、M=-10dB、相位裕量為50。的設計 86
3.4.5 時間常數大、M=-20dB、相位裕量為50。的設計 88
3.4.6 試做的頻率合成器的輸出波形 89
3.4.7 試做的頻率合成器的輸出頻譜 90
3.4.8 鎖相速度 92
3.4.9 鎖相速度的仿真 94
【專欄】用于測量頻率變化形式的調制磁疇分析儀 97
3.5 相位裕量不同時PLL電路的特性 97
3.5.1 用作實驗的50倍頻電路 98
3.5.2 環(huán)路濾波器的設計 99
3.5.3 相位裕量為40。的設計 99
3.5.4 相位裕量為50。的設計 100
3.5.5 相位裕量為60。的設計 100
3.5.6 頻率特性的仿真 101
3.5.7 輸出波形的頻譜 103
3.5.8 鎖相速度 104
3.5.9 PLL電路最適用的相位裕量(40。~50。) 105
第4章 4046與各種鑒相器 109
（PLL電路中使用的重要器件的基礎知識）
4.1 PLL的重要器件4046 109
4.1.1 PLL的入門器件 109
4.1.2 4046的三種類型 110
4.1.3 74 HC4016片內三種鑒相器 110
4.1.4 4046片內VCO的特性 113
4.2 鑒相器的工作要點 115
4.2.1 模擬鑒相器 115
4.2.2 數字鑒相器 118
4.2.3 相位頻率型鑒相器 120
4.2.4 4046中PC2型鑒相器 123
4.2.5 死區(qū) 124
4.2.6 電流輸出型鑒相器 126
4.2.7 高速鑒相器AD 9901 127
第5章 電壓控制振蕩器VCO的電路 131
（VCO要求的特性及各種振蕩電路方式）
5.1 VCO要求的性能 131
5.1.1VCO的概況 131
3.1.2 頻率可變范圍 133
5.1.3 頰率控制的線性 133
5.1.4 輸出噪聲 133
5.1.5 輸出波形的失真 134
5.1.6 電源電壓變化時的穩(wěn)定度 134
5.1.7 環(huán)境溫度變化時的穩(wěn)定度 134
5.1.8 外界磁場與振動的影響 135
5.2 由弛張振蕩器構成的VCO 135
5.2.1 函數發(fā)生器的基本工作原理 135
5.2.2 由函數發(fā)生器構成的VCO 138
5.2.3 函數發(fā)生器IC MAX038的應用 139
5.3 反饋振蕩器 142
5.3.1 反饋振蕩器的基本工作原理 142
5.3.2 反饋振蕩器振蕩穩(wěn)定的方法 142
5.3.3 由RC構成的反饋振蕩器 143
5.3.4 狀態(tài)可變VCO 147
5.4 高頻用LC振蕩電路及其在VCO中的應用 151
5.4.1 基本的哈脫萊/科耳皮茲振蕩電路 151
5.4.2 科耳皮茲的改進型克拉普振蕩電路 152
5.4.3 反耦合振蕩電路 153
5.4.4 由LC振蕩器構成VCO時采用的變容二極管 151
5.4.5 市售的LC振蕩式VCO電路 157
5.5 其他的VCO電路 158
5.5.1 由振子構成的反饋振蕩器 158
5.5.2 延遲振蕩器 162
第6章 可編程分頻器的種類與工作原理 163
（構成PLL頻率合成器的數字電路）
6.1 可編程分頻器的基本器件（減計數器） l63
6.1.1 7IHC191 163
6.1.2 74HC40102/40103 164
6.1.3 TC 9198 165
6.2 前置頻率倍減器 168
6.2.1 前置頻率倍減器IC 168
6.2.2 脈沖吞沒(Pulse Swallow)方式 170
6.2.3 分數(Fractional)-N方式 171
6.3 PLL用LSI 172
6.3.1 PLL專用LSI的構成 172
6.3.2 ADF4110/4111/4112/4113 173
第7章 PLL電路的測試與評價方法 177
（無源/有源環(huán)路濾波器的環(huán)路增益）
7.1 負反饋電路中環(huán)路增益的測試 177
7.1.1 難以測試的環(huán)路增益 177
7.1.2 施加負反饋時原環(huán)路增益的測試 l78
7.1.3 負反饋環(huán)路測試的仿真 180
7.1.4 實際注入的信號 181
7.2 使用頻率響應分析儀的測試方法 183
7.2.1 負反饋環(huán)路特性的測試 183
7.2.2 FRA與FFT分析儀的不同之處 185
7.2.3 FRA與網絡分析儀的不同之處 185
7.3 PLL電路中環(huán)路增益的測試 186
7.3.1 使用無源環(huán)路濾波器的PLL 186
7.3.2 使用有源環(huán)路濾波器的PLL 188
第8章 PLL特性改善技術 191
（信號純正度與鎖相速度的提高技術）
8.1 優(yōu)質的電源 191
8.1.1 使用CMOS反相器電路進行的實驗 191
8.1.2 使用晶體振蕩電路進行的實驗 193
8.1.3 串聯(lián)穩(wěn)壓器噪聲特性的比較 196
8.2 VCO控制電壓特性的改善 200
8.2.1 CD74HC4046內VCO線性的改善 200
8.2.2 CD74HC4046片內VCO的頻率變化范圍的擴大 204
8.3 VCO與鑒相器之間的干擾 206
8.3.1 74HC4046中VCO與鑒相器同在的情況 206
8.3.2 用1個74HC4046進行的實驗 207
8.3.3 使用2個74HC4046迸行的實驗(VCO和鑒相器在不同的封裝中） 209
8.4 鑒相器的死區(qū) 210
8.4.1 用74HC4046進行死區(qū)影響的實驗 211
8.4.2 PC2與巴厘枚嘎模塊VCO的組合使用 213
8.4.3 4046中PC1與巴厘枚嘎模塊VCO的組合使用 217
8.4.4 74HCT9046與巴厘枚嘎模塊VCO的組合使用 220
8.5 鎖相速度的改善 221
8.5.1 用二極管切換環(huán)路濾波器常數的方法 222
8.5.2 用模擬開關切換環(huán)路濾波器常數的方法 224
8.5.3 用D-A轉換器進行預置電壓相加的方法 226
第9章 實用的PLL頻率合成器的設計與制作 229
（環(huán)路濾波器的詳細設計與實測特性）
9.1 使用74HC4046的時鐘頻率合成器 229
9.1.1 替代1Hz~10MHz晶體的頻率合成器 229
9.1.2 全部使用CMOS IC構成的頻率合成器 230
9.1.3 環(huán)路濾波器的設計 233
9.1.4 輸出波形 235
9.1.5 頻譜 235
9.1.6 鎖相速度 238
9.2 使用TLC2933構成的脈沖頻率合成器 239
9.2.1 TLC29xx系列的概況 239
9.2.2 時鐘頻率合成器電路 239
9.2.3 環(huán)路濾波器的設計 241
9.2.4 輸出波形頻譜的測試 243
9.3 HF頻率合成器 245
9.3.1 HF頻率合成器電路 245
9.3.2 環(huán)路濾波器常數的計算 248
9.3.3 頻譜 250
9.3.4 鎖相速度 252
9.4 4 0MHz頻率基準信號川PLL 255
9.4.1 40MHz頻率基準信號用PLL電路 255
9.4.2 環(huán)路濾波器的設計 258
9.4.3 輸出波形 260
9.5 低失真的低頻PLL電路 261
9.5.1 低失真的低頻PLL電路 261
9.5.2 環(huán)路濾波器的設計 264
9.5.3 輸出波形的合成 267
附錄B 環(huán)路濾波器設計用規(guī)格化曲線圖 270
附圖：各公司4046的振蕩頻率-控制電壓特性 270
參考文獻 282