第1章 緒論 1
1.1 數(shù)字信號與數(shù)字電路 2
1.2 數(shù)制 3
1.2.1 十進制 4
1.2.2 二進制 4
1.2.3 十六進制 4
1.2.4 不同進制的轉(zhuǎn)換 5
1.3 補碼 7
1.4 編碼 9
1.4.1 十進制代碼 10
1.4.2 循環(huán)碼 10
1.4.3 ASCII碼 11
習題 12
第2章 邏輯代數(shù)基礎 13
2.1 邏輯運算 13
2.1.1 與邏輯 13
2.1.2 或邏輯 14
2.1.3 非邏輯 15
2.1.4 兩種復合邏輯 16
2.1.5 兩種特殊邏輯 17
2.2 邏輯代數(shù)中的公式 18
2.2.1 基本公式 18
2.2.2 常用公式 20
*2.2.3 關于異或邏輯 20
2.3 三種規(guī)則 21
2.3.1 代入規(guī)則 22
2.3.2 反演規(guī)則 22
2.3.3 對偶規(guī)則 23
2.4 邏輯函數(shù)的表示方法 23
2.4.1 真值表 24
2.4.2 函數(shù)表達式 24
2.4.3 邏輯圖 24
2.4.4 表示方法的相互轉(zhuǎn)換 25
2.5 邏輯函數(shù)的標準形式 28
2.5.1 標準與或式 28
2.5.2 標準或與式 29
2.6 邏輯函數(shù)的化簡 30
2.7 無關項及其應用 36
*2.8 硬件描述語言 38
2.8.1 模塊的基本結(jié)構(gòu) 38
2.8.2 Verilog基本語法 40
2.8.3 數(shù)據(jù)類型 41
習題 42
第3章 門電路 46
3.1 分立元件門電路 47
3.1.1 二極管與門 48
3.1.2 二極管或門 49
3.1.3 三極管反相器 49
3.2 集成邏輯門 52
3.2.1 CMOS反相器 53
3.2.2 其他CMOS邏輯門 62
3.2.3 TTL邏輯門 65
3.3 兩種特殊門電路 74
3.3.1 OC/OD門 74
3.3.2 三態(tài)門 77
3.4 CMOS傳輸門 80
*3.5 Verilog中的基元和操作符 83
3.5.1 Verilog中的基元 84
3.5.2 操作符 84
3.6 設計項目 88
習題 90
第4章 組合邏輯器件 94
4.1 組合邏輯電路概述 94
4.2 組合電路的分析與設計 94
4.2.1 組合電路設計 95
4.2.2 組合電路分析 97
4.3 常用組合邏輯器件 99
4.3.1 編碼器 99
4.3.2 譯碼器 103
4.3.3 數(shù)據(jù)選擇器與數(shù)據(jù)分配器 110
4.3.4 加法器 115
4.3.5 數(shù)值比較器 119
4.3.6 奇偶校驗器 122
4.4 組合電路中的競爭冒險 124
4.4.1 競爭冒險現(xiàn)象 124
4.4.2 競爭冒險的檢查方法 125
4.4.3 競爭冒險的消除方法 126
*4.5 邏輯功能的三種描述方法 127
4.5.1 結(jié)構(gòu)描述 127
4.5.2 數(shù)據(jù)流描述 128
4.5.3 行為描述 129
4.6 設計項目 134
習題 135
第5章 鎖存器與觸發(fā)器 139
5.1 基本鎖存器及其描述方法 139
5.2 門控鎖存器 144
5.3 脈沖觸發(fā)器 146
5.4 邊沿觸發(fā)器 150
5.5 邏輯功能和動作特點 154
*5.6 鎖存器與觸發(fā)器的描述 155
5.7 設計項目 157
習題 158
第6章 時序邏輯器件 162
6.1 時序邏輯電路概述 162
6.2 時序電路的功能描述 164
6.2.1 狀態(tài)轉(zhuǎn)換表 164
6.2.2 狀態(tài)轉(zhuǎn)換圖 165
6.2.3 時序圖 165
6.3 時序電路的分析與設計 166
6.3.1 時序電路分析 166
6.3.2 時序電路設計 169
6.4 寄存器與移位寄存器 177
6.4.1 寄存器 177
6.4.2 移位寄存器 179
6.5 計數(shù)器 184
6.5.1 同步計數(shù)器設計 184
6.5.2 異步計數(shù)器分析 194
6.5.3 其他進制計數(shù)器的改接 197
6.5.4 兩種特殊計數(shù)器 203
6.6 兩種時序單元電路 206
6.6.1 順序脈沖發(fā)生器 206
6.6.2 序列信號產(chǎn)生器 208
*6.7 時序邏輯電路的描述 212
6.7.1 寄存器的描述 212
6.7.2 計數(shù)器的描述 214
6.7.3 一般時序電路的描述 215
6.8 設計項目 217
6.8.1 交通燈控制器的設計 217
6.8.2 簡易頻率計的設計 220
6.8.3 數(shù)碼管控制電路的設計 222
習題 222

第7章 半導體存儲器 227
7.1 ROM 227
7.2 RAM 231
7.2.1 SRAM 232
7.2.2 DRAM 233
7.3 存儲容量的擴展 234
7.4 ROM的應用 235
7.4.1 實現(xiàn)組合邏輯函數(shù) 235
7.4.2 實現(xiàn)代碼轉(zhuǎn)換 236
7.4.3 構(gòu)成函數(shù)發(fā)生器 237
*7.5 可編程邏輯器件 237
7.5.1 基于乘積項結(jié)構(gòu)的PLD 238
7.5.2 基于查找表結(jié)構(gòu)的FPGA 243
*7.6 存儲器的描述 245
7.7 設計項目 246
7.7.1 DDS信號源設計 246
7.7.2 LED點陣驅(qū)動電路設計 248
習題 251
第8章 脈沖電路 254
8.1 描述脈沖的主要參數(shù) 254
8.2 555定時器及應用 255
8.2.1 施密特電路 256
8.2.2 單穩(wěn)態(tài)電路 260
8.2.3 多諧振蕩器 266
8.3 設計項目 271
習題 272
第9章 數(shù)模與模數(shù)轉(zhuǎn)換器 277
9.1 D/A轉(zhuǎn)換器 277
9.1.1 權(quán)電阻網(wǎng)絡D/A轉(zhuǎn)換器 277
9.1.2 R2R梯形網(wǎng)絡D/A轉(zhuǎn)換器 279
9.1.3 D/A轉(zhuǎn)換器的性能指標 281
9.2 A/D轉(zhuǎn)換器 283
9.2.1 采樣保持電路 283
9.2.2 量化與編碼電路 284
9.2.3 A/D轉(zhuǎn)換器的性能指標 292
*9.3 有限狀態(tài)機的設計方法 292
9.3.1 狀態(tài)機的一般設計方法 293
9.3.2 狀態(tài)編碼 294
9.3.3 狀態(tài)機設計示例 295
9.4 設計項目 302
9.4.1 可編程增益放大器的設計 303
9.4.2 數(shù)控直流穩(wěn)壓電源的設計 304
9.4.3 溫度測量電路的設計 306
習題 307
附錄A 常用門電路邏輯符號對照表
309
附錄B 常用數(shù)字器件引腳速查 310
參考文獻 312