第5章靜態(tài)流水線前4章分別介紹了計算機系統(tǒng)結構的基本概念、二進制和邏輯電路以及指令系統(tǒng)結構。有了這些基礎，這一章以一個簡單的CPU為例介紹CPU的流水線設計，后面2章再介紹比較復雜的流水線和多發(fā)射結構。
　　我們從MIPS指令集揀選部分代表性的指令作為簡單CPU需要實現的指令集，其中指令及其編碼列舉在表5.1中，指令的具體含義及指令集的其他定義請參看本書的第4章。
　　表5.1簡單CPU指令和指令編碼t第5章靜態(tài)流水線計算機體系結構（第2版）5.1數據通路設計基于指令系統(tǒng)的定義，先設計這個簡單CPU的數據通路，其主要模塊包括一個指令存儲器、一個數據存儲器、一個通用寄存器堆、一個指令寄存器（IR）和一個程序計數器（PC），如圖5.1所示。
　　圖5.1主要數據通路CPU工作時，首先用PC作為地址去指令存儲器中取指令。PC的值是怎么來的呢？有兩種情況，第一種是執(zhí)行完一條指令順序執(zhí)行時，下一條指令的PC（Next PC，NPC）的值是PC+4，因為指令占4個字節(jié)；第二種是執(zhí)行轉移指令時NPC值是延遲槽PC+offset。因為延遲槽指令總是需要執(zhí)行的，所以當前指令是跳轉的轉移指令時并不能立即修改PC為跳轉目標，只能是延遲槽指令在CPU里時才能修改。這樣，生成NPC的部分有一個2選1邏輯根據轉移指令跳轉是否成功來選擇offset值和4，選擇之后再由一個加法器跟PC的值相加，并送到PC中。然后，根據這個PC的值到指令存儲器取指，指令取出來以后放到指令寄存器IR中。IR中的指令包含操作碼（op）和功能碼（func），目標寄存器號（rd），兩個源寄存器號（rs、rt），還有立即數/偏移量（imm）,其中立即數/偏移量有16位，與rd和func域有部分重疊。
　　通用寄存器堆、運算部件和存儲器的通路由IR中的域統(tǒng)一控制。通用寄存器的內部電路結構如圖5.2所示，其讀地址RA1通過控制一個32選1邏輯從32組寄存器中選出一組將其值輸出至RD1，同樣的RA2控制另一個32選1邏輯從32組寄存器中選出另一組將其值輸出至RD2；當發(fā)生寫操作時，寫地址WA1通過譯碼器得到各組的選擇信號再與上全局寫使能WE1形成每一組寄存器的寫使能，用來控制將寫入數據WD1寫入到相應的寄存器組中。IR的rs域連接到通用寄存器堆的讀端口1的地址輸入，從中選出一個將其值送到ALU的其中一端；IR的rt域連接到通用寄存器堆的讀端口2的地址輸入，從中也選出一個值來，并和符號擴展后的立即數/偏移量2選1后送到ALU的另外一端。這是因為ADDIU、LW和SW指令不用寄存器讀出的值作為第二個源操作數進行運算，而是用指令中的立即數/偏移量進行運算。轉移指令也用到立即數/偏移量，但僅在計算NPC時使用，這里我們使用獨立的加法器進行NPC的計算。ALU完成計算操作之后要把算術運算或邏輯運算的結果寫回到通用寄存器堆里去，具體寫回到哪個寄存器由指令中的rd或rt域來控制，目標連接到通用寄存器堆的寫端口1的地址輸入，進而選中一個寄存器并打開其寫使能。對于LW指令來說，其目標寄存器號來自于指令的rt域而非其他指令的rd域，所以需要通過一個2選1邏輯選擇出目標寄存器號。訪存指令LW和SW把ALU的運算結果作為訪存地址。LW從數據存儲器中把值取出，然后寫回到目標寄存器去，所以寫入通用寄存器堆的數據也需要通過一個2選1邏輯從ALU運算結果和數據存儲器讀出結果之間選擇。SW將寄存器堆中讀出的值寫入到數據存儲器中。
　　圖5.2寄存器堆電路結構上述描述實現了這個CPU中的主要數據通路，并涵蓋了指令系統(tǒng)中定義的所有指令，但沒有描述這個通路的控制邏輯部分。下面我們一步一步地往里加東西。
　　5.2控制邏輯設計實現了CPU的數據通路之后，下面先添加CPU的控制邏輯�？刂七壿嫺鶕�指令的要求控制數據在數據通路中流動。
　　從上述數據通路可以看出，為了讓數據根據指令的要求在數據通路中正確地流動，需要對以下通路進行控制： 計算PC的加法器是否需要看轉移跳轉情況決定是加4還是加offset（C1）；是選擇寄存器的值還是選擇立即數作為ALU的第二個源操作數（C2）；ALU做什么運算(ALUOp)；運算結果是把ALU的運算結果寫回，還是把從數據存儲器讀出來的結果寫回（C3）；目的寄存器號是來自指令的rd域還是rt域（C4）；什么情況下使能通用寄存器堆的寫使能（C5），因為有一些指令是不寫寄存器的，例如SW指令和轉移指令；什么情況下使能數據存儲的寫使能（C6）。
　　根據指令的功能和數據通路的情況，表5.2給出了CPU中控制邏輯的真值表，其中X表示是0或1無所謂。
　　……