本書(shū)全面介紹使用Verilog進(jìn)行RTL設(shè)計(jì)的ASIC設(shè)計(jì)流程和綜合方法。本書(shū)共20章，內(nèi)容包括ASIC設(shè)計(jì)流程、時(shí)序設(shè)計(jì)、多時(shí)鐘域設(shè)計(jì)、低功耗的設(shè)計(jì)考慮因素、架構(gòu)和微架構(gòu)設(shè)計(jì)、設(shè)計(jì)約束和SDC命令、綜合和優(yōu)化技巧、可測(cè)試性設(shè)計(jì)、時(shí)序分析、物理設(shè)計(jì)、典型案例等。本書(shū)提供了大量的練習(xí)題和案例分析，可以幫助讀者更好地理解和

本書(shū)采用實(shí)踐方法編寫(xiě)，描述了使用MMMC實(shí)現(xiàn)高級(jí)ASIC設(shè)計(jì)的高級(jí)概念和技術(shù)。本書(shū)側(cè)重于物理設(shè)計(jì)、靜態(tài)時(shí)序分析(STA)、形式和物理驗(yàn)證，書(shū)中的腳本基于Cadence?EncounterSystem?，涵蓋數(shù)據(jù)結(jié)構(gòu)、多模式多角點(diǎn)分析、設(shè)計(jì)約束、布局規(guī)劃和時(shí)序、放置和時(shí)間、時(shí)鐘樹(shù)綜合、最終路線(xiàn)和時(shí)間、設(shè)計(jì)簽核等主題。 本

先進(jìn)計(jì)算光刻

《硅通孔三維集成關(guān)鍵技術(shù)》針對(duì)基于硅通孔（TSV）三維集成技術(shù)中的互連、器件、電路、系統(tǒng)等多個(gè)設(shè)計(jì)層次中存在的模型評(píng)估、特性?xún)?yōu)化、可靠性提升、三維結(jié)構(gòu)實(shí)現(xiàn)等核心科學(xué)問(wèn)題，介紹相關(guān)前沿領(lǐng)域內(nèi)容和研究進(jìn)展，重點(diǎn)論述TSV建模和優(yōu)化、TSV可靠性、三維集成電路熱管理、TSV三維電感器、TSV濾波器等關(guān)鍵技術(shù)。研究成果可為關(guān)鍵

本書(shū)在簡(jiǎn)述半導(dǎo)體集成電路的基本概念、發(fā)展和面臨的主要問(wèn)題后，以“器件工藝電路應(yīng)用”為主線(xiàn)，首先介紹半導(dǎo)體集成電路的主要制造工藝、基本元器件的結(jié)構(gòu)和工作原理,然后重點(diǎn)討論數(shù)字集成電路中組合邏輯電路、時(shí)序邏輯電路、存儲(chǔ)器、邏輯功能部件，最后介紹模擬集成電路中的關(guān)鍵電路和數(shù)模、模數(shù)轉(zhuǎn)換電路�！禕R》本書(shū)以問(wèn)題為導(dǎo)向，在每一章

本書(shū)提出功耗感知驗(yàn)證的概念和基本原理，結(jié)合驗(yàn)證項(xiàng)目介紹多種功耗驗(yàn)證技術(shù)、工具及方法，旨在幫助VLSI低功耗設(shè)計(jì)和驗(yàn)證人員在低功耗領(lǐng)域從零開(kāi)始積累經(jīng)驗(yàn)。《BR》本書(shū)主要內(nèi)容包括UPF建模、功耗感知標(biāo)準(zhǔn)庫(kù)、基于UPF的動(dòng)態(tài)功耗仿真、基于UPF的靜態(tài)功耗驗(yàn)證等。本書(shū)風(fēng)格簡(jiǎn)潔實(shí)用，面向VLSI低功耗設(shè)計(jì)和驗(yàn)證領(lǐng)域從初學(xué)者到專(zhuān)家

本書(shū)重點(diǎn)介紹薄膜、厚膜及粉體樣品組合材料芯片高通量制備技術(shù)及其應(yīng)用示范，內(nèi)容依托國(guó)家重點(diǎn)研發(fā)計(jì)劃項(xiàng)目“低維組合材料芯片高通量制備及快速篩選關(guān)鍵技術(shù)與裝備”（2016YFB0700200），同時(shí)增加了國(guó)內(nèi)外相關(guān)技術(shù)領(lǐng)域的研究進(jìn)展、應(yīng)用案例和專(zhuān)利分析。本書(shū)技術(shù)內(nèi)容11章：基于物理氣相沉積的薄膜組合材料芯片高通量制備技術(shù)，基

本書(shū)是作者在多年科研和教學(xué)工作實(shí)踐總結(jié)的基礎(chǔ)上整理編寫(xiě)而成的。全書(shū)共7章，全面介紹密碼芯片設(shè)計(jì)的基礎(chǔ)知識(shí)和關(guān)鍵技術(shù)。主要內(nèi)容包括：密碼芯片的基本概念與性能指標(biāo)，密碼芯片的總體設(shè)計(jì)與結(jié)構(gòu)設(shè)計(jì)，邏輯運(yùn)算、模加運(yùn)算、模乘運(yùn)算、有限域乘法運(yùn)算、移位操作、比特置換、查表操作、反饋移位寄存器等8類(lèi)密碼處理單元設(shè)計(jì)，存儲(chǔ)單元與互聯(lián)單

當(dāng)前和今后一段時(shí)期將是我國(guó)集成電路和光電芯片技術(shù)發(fā)展的重要戰(zhàn)略機(jī)遇期和攻堅(jiān)期，加強(qiáng)自主集成電路和光電芯片技術(shù)的研發(fā)工作，布局和突破關(guān)鍵技術(shù)并擁有自主知識(shí)產(chǎn)權(quán)，實(shí)現(xiàn)集成電路產(chǎn)業(yè)的高質(zhì)量發(fā)展是我國(guó)當(dāng)前的重大戰(zhàn)略需求。《中國(guó)集成電路與光電芯片2035發(fā)展戰(zhàn)略》面向2035年探討了國(guó)際集成電路與光電芯片前沿發(fā)展趨勢(shì)和中國(guó)從芯片

本書(shū)旨在闡述ASIC物理設(shè)計(jì)所需的基本步驟，方便讀者了解ASIC設(shè)計(jì)的基本思想。本書(shū)以行業(yè)通用ASIC物理設(shè)計(jì)流程順序進(jìn)行編排，從ASIC庫(kù)的一般概念開(kāi)始，依次介紹布局、布線(xiàn)、驗(yàn)證及測(cè)試，涵蓋的主題包括基本標(biāo)準(zhǔn)單元設(shè)計(jì)、晶體管尺寸和布局風(fēng)格、設(shè)計(jì)約束和時(shí)鐘規(guī)劃、用于布局的算法、時(shí)鐘樹(shù)綜合、用于全局和詳細(xì)布線(xiàn)的算法、寄生